jfetdoc

7/25/2019 jfetdoc

http://slidepdf.com/reader/full/jfetdoc 1/9

EIAE Departamento SATAA Problemas de Electrónica y Automática, Tema 1 Pág. 1

Problema-ejemplo de lo que se necesita saber

sobre transistores de efecto campo (FET).

Son dos grupos de ideas, unas sobre gran señal (ejemplo basado en un control tipo ON-OFF, todo-nada) y

otras sobre pequeña señal y su circuito equivalente simplificado.

Hay que saber que el FET es un dispositivo que se controla por tensión, que casi no absorbe corriente,luego apenas requiere potencia de señal a su entrada. Sin embargo puede aportar ganancia en tensión y en

corriente, con lo que la ganancia en potencia puede ser enorme a bajas frecuencias. En altas frecuencias

su condensador de entrada absorbe corriente ac y la ganancia en potencia va cayendo con la frecuencia.

Los hay de diversos tipos según la tecnología (JFET, MESFET, MOSFET....) y ello da lugar a toda una

familia de tensiones de puerta según haya que vaciar un canal de portadores o llenarlo (incluso formándolo

debajo de la puerta). No usaremos mucho tiempo viendo todos estos tipos y nos centraremos en el JFET

cuyas características usaremos para el problema que viene más adelante. Por analogía con lo que iremos

haciendo, el lector podrá buscar otros tipos de FET (de canal P, MOS, etc) y usarlos en función de las

necesidades que tenga y de las tensiones de control de las que disponga. No se hace énfasis en esquemas de

polarización aunque se dé algún ejemplo necesario para que el FET esté en el punto de trabajo Q que se

necesita en el ejemplo práctico y cuyo significado (de Q) y el de la recta de carga sí que hay que saber.

1- EJEMPLO práctico de control ON-OFF de un pequeño ventilador.Disponemos de las hojas del FET de unión, canal tipo N, modelo BF862. Es un FET de pequeña señal y de

pequeña potencia, con una ID máxima de 40 mA, aunque sus curvas características típicas con VGS=0 no

superan los 18 mA. Muy adecuado para amplificar en pequeña señal, pero para ir conociéndolo vamos a

usarlo como interruptor todo-nada para controlar un pequeño ventilador que cuando está conectado a 12V

absorbe una corriente de 12 mA. La señal de control va a ser una que represente la salida digital de un

sistema con circuitería CMOS de 3.3V como algunas placas tipo Arduino © más recientes que ya incorporan

procesadores bastante potentes.

El generador de excitación:Este es una de las salidas digitales del antedicho sistema que el procesador interno puede activar

“escribiendo” en ella un “uno” o un “cero”. Si está escrita con un “uno” (estado HIGH) esa salida generará

una tensión de unos 3V y podrá dar una corriente de 3mA como máximo. Si está escrita con un cero

(estado LOW), esa salida generará una tensión cercana a cero voltios y en estas condiciones podrá absorberuna corriente de 6mA como máximo.

Necesidad de la etapa “buffer” basada en el FET que vamos a usarComo vemos, la salida digital sólo podrá dar una potencia de unos 9 mW cuando esté escrita con un “uno”

(salida en estado “HIGH”). Esta potencia es claramente menor que la que necesita el ventilador que, al

absorber 12 mA conectado a 12V, absorberá una potencia Pvent=12V×12mA=144mW. Aunque es poca

potencia nos sirve para lo que vamos a aprender con el FET modelo BF862 que es un FET de baja potencia

no muy adecuado para este primer uso académico que le vamos a dar (finalidad: ver cómo fluye su corriente

de drenador y controlarla en modo TODO-NADA). Hay FET mucho más robustos y su empleo sería, en

primera aproximación, una cuestión de escalar el diseño académico que haremos. Por ello necesitamos

intercalar una etapa “buffer” basada en el FET, entre la salida digital y el ventilador, que actuará como un

interruptor ON/OFF controlado por esa salida digital según el circuito de la Figura 1.

Figura 1

7/25/2019 jfetdoc



Volviendo al FET BF862, vemos en la hoja 3 de características que su corriente máxima de drenador es de

40 mA, luego podemos usarlo con 12 mA como pretendemos. Porque va a trabajar como un interruptor enserie con una batería de automóvil de 12V y con el ventilador que deseamos activar y desactivar

escribiendo “unos” y “ceros” en la salida digital. También en esta hoja 3 vemos que este FET puede aguantar

una tensión de -20V entre puerta y surtidor, siendo negativa la puerta respecto al surtidor. Esto nos sugiere

que podemos meter CON ESTA POLARIDAD entre puerta y surtidor los 3V que da nuestro generador

digital en estado HIGH. A la vista de las Figuras 7 y 8 de la página 6 de las hojas de características, esta

tensión así aplicada (VGS=-3V) sería más que suficiente para poner al FET al corte, es decir: en estado deNO-conducción (OFF). Según la Figura 7, bastaría una tensión VGS≈-0.75V típicamente para poner al FET

en corte y en caso peor, una VGS≈-1.2V conseguiría ponerlo en corte o NO-conduccion.

Si el terminal A de la salida digital da los 3V positivos respecto a su terminal común M, ese terminal A

deberá conectarse al surtidor del FET y el terminal común M irá conectado a la puerta del FET como vemos

en la Figura 1. Así, con la salida en estado HIGH el FET estará cortado (FET OFF) y el ventilador no girará

y con la salida en estado LOW el FET estará con su canal abierto al máximo (FET ON) y conducirá,

permitiendo que el ventilador quede alimentado. En este estado ON es importante saber qué resistencia de

canal Rch tenemos para bajos valores de tensión drenador-surtidor VDS≈0 (esta resistencia RDSON nos darían

en un FET de potencia) o qué tensión VDS vamos a tener entre Drenador y Surtidor cuando el FET está en

estado ON (con VGS=0 V y su canal abierto al máximo). Este dato lo sacaremos de la Figura 8 de la página 6

de las hojas de características y vemos que aproximadamente es 0.5V. Es una tensión algo alta porque

estamos con un FET de pequeña señal: en un FET de potencia con R DSON<0.1Ω esa caída sería despreciable.

Con esto sabemos que debido a los 12 mA que va a consumir aproximadamente el ventilador, en el FET

caerán unos 0.5V. Esto nos lleva a decir que en la Figura 1, 0.5V de los 12V que da la batería

(nominalmente), no quedarán aplicados al ventilador con el FET en ON. Esto carece de importancia porque

el ventilador con 11.5V consumirá algo muy parecido a los 12mA que consume cuando se le alimenta con

12V y más todavía: la batería de 12V nominales, cuando está cargada puede presentar una tensión de 12.8V

por ejemplo. Considerando esto, los 0.5V que caen en el FET dejarían sobre el ventilador 12.3V que son

prácticamente sus 12V nominales para los que está preparado para funcionar consumiendo 12 mA.

En su estado ON, el FET tendrá una corriente de canal IDON≈12mA y una caída de tensión en el canal

VDSON=0.5V, por lo que estaría “disipando” (mejor convirtiendo en calor ) una potencia de unos 6mW, que

están claramente por debajo de los 300mW máximos que puede disipar este FET según leemos en la página

3 (limiting values) de las hojas de características.PROTECCION IMPORTANTE: El diodo que aparece conectado entre los terminales del motor, es un

diodo que ponemos en previsión de que el motor tenga una impedancia de tipo inductivo que estaría entre los

terminales del motor y que se cargará de energía magnética con la corriente ID que se establece en el circuito

al poner el FET en conducción (ON). Cuando el FET pasa a estado OFF, la corriente ID que estaría fluyendo

por la inductancia L del motor no perfora (destruyéndolo) al FET, sino que toma el camino de puntos a

través del diodo hasta que desaparece la energía U=0.5L(ID)2 que estaba almacenada en la inductancia L.

EJEMPLO práctico de etapa amplificadora de pequeña señal con FET.Lo que necesitamos para este diseño es la transconductancia del FET. Vamos a pensar en un diseño para

frecuencias no muy altas, por ejemplo para la banda 20Hz-20kHz que, para este FET, es muy baja frecuencia

y no tendrá problemas para amplificar señales de estas frecuencias. Pensemos además en un diseño en

surtidor común, que es el que nos dará la mayor ganancia en tensión. Como podemos ver en la Figura 13 dela página 7 de las hojas de características, la admitancia de transferencia o la transconductancia que

buscamos es de unos 40 miliSiemens (módulo) hasta frecuencias de 200 MHz y su fase es inferior a 1º para

frecuencias por debajo de 10 MHz. Todo ello si entre drenador y surtidor hay una tensión VDS=8V y además

VGS=0V (véase los datos con letra pequeña en la Figura 13). Para ver si este dato tiene sentido con arreglo a

la Figura 8, vayamos a la característica de VGS=0V (la más alta) y situémonos en el punto donde VDS=8V.

Así veremos que la corriente de drenador correspondiente es: ID≈17.5mA. Si estando en este punto

cayéramos verticalmente (manteniendo VDS=8V) a la característica de VGS=-0.1V (la segunda más alta),

pasaríamos a tener una corriente de drenador ID≈13.1mA. Por tanto, una fluctuación de tensión ∆VGS=+0.1V

a la entrada habría provocado una fluctuación de corriente de drenador ∆ID≈-(17.5-13.1)=-4.4mA. Por tanto,

esta transconductancia gm “de gran señal” (porque el cambio ∆ID es mayor que el 10% de la corriente de

partida o de reposo ID≈17.5mA) sería del orden de:

gm≈∆ID / ∆VGS=44 miliSiemens

7/25/2019 jfetdoc



valor que concuerda muy bien con el de esa Figura 13 (algo más de 40 miliSiemens). Ya tenemos por tanto

una idea de la transconductancia gm de pequeña señal del FET. Incluso podemos repetir lo que acabamos de

hacer en la Figura 8, pero para una tensión VDS=6V que queda más centrada en esa Figura 8.

Para no disipar mucha potencia en el FET podríamos pensar en un punto de trabajo con VDS=6V y una

corriente ID bastante menor que los 17.5mA que teníamos con VGS=0V. Mirando la Figura 8 vemos que con

VGS=-0.4V y VDS=6V la corriente de drenador del FET sólo será: ID≈4mA. Con este punto de trabajo Q:

(ID≈4mA, VDS=6V) el FET estará “disipando” una potencia PQ=ID×VDS=24mW, que es razonable y apenas lo

calentará. Elegimos pues este punto de trabajo y ello requiere que de los Vdd=12V de la batería, 6V caigan en

la resistencia de drenador RD para que sobre el FET queden los otros 6V restantes (VDS=6V). Por tanto:

6V=ID×RD RD=6V/4mA=1.5k Ω

Con esta RD=1.5k Ω y con una gm≈40 mS, la ganancia en tensión intrínseca de la etapa sería: A V=-

gm××××RD=60180º, es decir: ganancia de 60 en módulo y con inversión de fase como corresponde a esta etapa en

surtidor común. Es una ganancia que, para una etapa con FET, está bastante bien, aunque como veremos

enseguida, va a ser algo menor: algo cercano a AV≈-gm*××××RD=30180º, donde gm* es la verdadera

transconductancia del FET con ID≈4mA, que no es la misma que obtuvimos con ID≈17.5mA sino menor,

como veremos enseguida en la Figura 8 cuyas características están más juntas para I D bajas como ID≈4mA

que para ID altas como ID≈17.5mA. El esquema inicial de la etapa sería el de la Figura 2, donde hay más

cosas para diseñar.

Figura 2Olvidando de momento el condensador C y la resistencia RSIG de la etapa siguiente que recoge la señal que

acabamos de amplificar con el FET, veamos en la Figura 8 de las características cuál será aproximadamente

la transconductancia gm* que tenemos en nuestro punto de trabajo que es: (ID≈4mA, VDS=6V) y que cae

sobre la característica de VGS=-0.4V.

Si caemos “verticalmente” (es decir: manteniendo VDS=6V) a la característica donde VGS=-0.5V, la corriente

de drenador pasa a ser: ID≈2mA. Según esto

gm*≈∆ID / ∆VGS=2mA/0.1V=20 miliSiemens

Pero si subimos verticalmente a la característica de VGS=-0.3V, la corriente de drenador pasa a ser:

ID≈6.4mA. (Sí, hay asimetría, las curvas se separan para ID altas). Según esto

gm*≈∆ID / ∆VGS=2.4mA/0.1V=24 miliSiemens

Por eso la transconductancia se define para pequeños incrementos (pequeña señal) de modo que esaasimetría que dará distorsión armónica con señales grandes, no se note. En ese caso:

gm*=d ID / d VGS (sin que varíe la VDS del punto de trabajo)

En el caso que nos ocupa, la verdadera gm* obtenida de esta forma diferencial alrededor del punto de trabajo

no quedará lejos de la semisuma de los 20 y 24 miliSiemens que hemos obtenido según fuese el signo del

“gran incremento” ∆VGS=±100mV. Tomamos por tanto gm*=22 mS, por lo que la ganancia intrínseca de la

etapa de la Figura 2 (es decir: su ganancia sin acoplarle la RSIG) será:

AV≈-gm*××××RD=33180º,

Tenemos por tanto una ganancia intrínseca de 33 que para haber sido conseguida con un FET no está nada

mal (este FET es bastante bueno en pequeña señal, tiene bastante gm).

El diseño del condensador C se hace pensando en el filtro paso-alto que forma C con la resistencia total

(RSIG+RD)=6.5k Ω. La frecuencia que peor pasará hacia RSIG será la de 20 Hz, porque las frecuencias más

altas pasan mejor por C. Por tanto, pondremos la frecuencia de corte inferior del filtro en f C =20 Hz y en talcaso:

f C =20 Hz=1/[2π(RSIG+RD)C]C=1.2μF

7/25/2019 jfetdoc



Si quisiéramos que la frecuencia de 20 Hz “pasase mejor hacia” RSIG (queremos decir: que se atenuase

menos que los 3 dB que le corresponden por ser f C =20 Hz), sólo habría que aumentar C, subiéndolo a 10 μF

por ejemplo. Como vemos, salen valores de C (μF) que ya requiere condensadores del tipo electrolítico que

tienen polaridad y su patilla “+” deberá ir conectada al drenador D . Si no se respeta esta polaridad, el

condensador no funcionará adecuadamente y hasta puede “reventar” literalmente si se calienta mucho por

estar conectado “al revés”. Para ir terminando diremos que con RSIG acoplada a RD mediante C, la resistencia

total de carga sobre la que el FET mueve sus fluctuaciones de corriente ∆ID ya no es RD=1.5k Ω sino RD en

paralelo con RSIG. Esta combinación en paralelo es: (RD||RSIG)=(RD×RSIG)/(RD+RSIG)=1.15k Ω, que es el 76%

del valor de RD. Por ello la ganancia total de la etapa de la Figura 2 sólo será el 76% de su ganancia

intrínseca, es decir: 25180º en lugar de 33180º.

Dejamos al lector la tarea de sustituir la “batería académica” de VGS=-0.4V por un esquema de polarización

adecuado como puede ser la autopolarización por resistencia de surtidor R, adaptándola de los apuntes y

justificando que el hecho de tener VDS=5.6V en lugar de VDS=6V como probablemente tendrá, no cambiará

apenas la gm* del FET. Eso sí: para no perder ganancia convendrá poner en paralelo con esa resistencia de

surtidor un condensador de capacidad C que la cortocircuite bien en ac a la frecuencia de 20 Hz:

1/(2π×20Hz×C)<<R.....

7/25/2019 jfetdoc



jfetdoc

Documents

Transcript of jfetdoc