Arquitectura de Computadores Capitulo II
-
Upload
guest03bcc9 -
Category
Education
-
view
3.476 -
download
0
description
Transcript of Arquitectura de Computadores Capitulo II
![Page 1: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/1.jpg)
ESCUELA:
PONENTE:
BIMESTRE:
CICLO:
CIENCIAS DE LA COMPUTACIÓN
I BIMESTRE
Ing. Greyson Alberca Prieto
Octubre – Febrero 2009UNIDADVIDEOCONFERENCIAS
Organización y Arquitectura de Computadores
![Page 2: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/2.jpg)
CAPÍTULO II“Componentes del Computador y
Bus del Sistema”
ulo 2
![Page 3: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/3.jpg)
Organización y Arquitectura de Computadores
CAPÍTULO II“Componentes del Computador y
Bus del Sistema”
Por: Greyson Alberca
ulo 3
![Page 4: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/4.jpg)
Contenidos
1. Organización del Computador
2. Componentes de computador y Buses
3. Memoria
4. Entrada/Salida
Bibliografía ・ Organización y Arquitectura de Computadores, William Stalling
Capítulo II Arquitectura de Computadores
4
![Page 5: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/5.jpg)
Alternativas HW y SW
Capítulo II Arquitectura de Computadores
5
![Page 6: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/6.jpg)
Capítulo II Arquitectura de Computadores
6
Registros del procesadorDentro de la CPU hay un conjunto de registros que ofrecen un nivel de memoria mas rapido y pequeño que la memoria principal.• Registros visible al usuario.• Registros de control y de estado.El registro visible al usuario es aquel que puede ser referenciado por medio del lenguaje maquina que ejecuta el procesador; accesible a todos los programas tanto los de aplicación como los del sistema; los registros normalmente disponibles son:
• Registro de datos.
• Registros de direccion.
• Registro indice
• Puntero de segmento.
• Puntero depila
![Page 7: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/7.jpg)
Componentes de Alto nivel
Capítulo II Arquitectura de Computadores
7
![Page 8: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/8.jpg)
Capítulo II Arquitectura de Computadores
8
Registros del procesador(cont.) Los registros de control y de estado se emplean para controlar las operaciones del procesador, la mayor parte de estos registros no son visibles para los usuarios , algunos pueden ser accesibles a las instrucciones de maquina ejecutadas en un modo de control.MAR: Memory Address Register.MBR: Memory Buffer Register.IOAR: Input Output Address Register.IOBR: Input Output Buffer Register.Ademas de estos los siguientes registros son esenciales en la ejecucion de instrucciones.• Contador de programa(PC).• Registro de instrucción(IR)• Program status word(PSW) contiene codigos de condicion junto
con otras informaciones de estado.• Signo. Supervisor• Cero. Igualdad.
Acarreo. Se produce acarreo mas alla del bit mas significativo.• Desbordamiento.• Habilitar/Inhabilitar interrupciones.
![Page 9: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/9.jpg)
Capítulo II Arquitectura de Computadores
9
Registros del procesador(cont.)El procesador lee una instrucción de la memoria(se incrementa el PC).La instrucción se carga en un registro del procesador (IR)• Procesador- memoria: Se transfiren datos a
memoria o viceversa.• Procesadro-A/S: Se transfieren datos desde o
hacia un dispositivo de periferico(entre el procesador y un modulo de E/S).
• Tratamiento de datos:El procesador realiza alguna operación artmetica o logica sobre los datos.
• Control: La instrucción pide se altere la secuencia de ejecucion.
Ejemplo: El uP lee una instrucción 149 (PC=150) esta especifica que la siguienteinstruccion sea la de la ubicación 182, el UP debe ajustar entonces el PC=182
![Page 10: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/10.jpg)
Capítulo II Arquitectura de Computadores
10
EjemploSea una maquina hipotetica cuyas caracteristicas son :• El procesador tiene un unico registro de datos el
Acumulador(AC).• Tanto las instrucciones como los datos son de 16
bits de longitud.• El formato de instrucción dedica 4 (16 codigos de
operación diferentes)bits para el codigo de operación y 12(4096=4K palabras) bits para direccionar la memoria directamente.
• Registros internos de la CPU: • Contador de progarma(PC):direccion de la instrucción a ser
leida.• Registro de instrucción(IR):Instrucción que esta ejecutandose• Acumulador(AC): Almacenamiento temporal
Cod . Op.
S
0 3 4 15Direccion
0 1 15 Magnitud
![Page 11: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/11.jpg)
Capítulo II Arquitectura de Computadores
11
Ejemplo(cont.)• Lista parcial de los codigos de operación:
• 0001 = Cargar de la memoria la acumulador.• 0010 = Almacenar el AC en memoria.• 0101 = Sumar al AC el contenido de la memoria
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 2
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 0
1 9 4 0
El procesador contiene 300, la direccion de la primera instrucción.
![Page 12: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/12.jpg)
Capítulo II Arquitectura de Computadores
12
Ejemplo(cont.)• Los primeros 4 bits del IR indican que se cargara el
AC, los 12 bits restantes indican la direccion.
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 2
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 0
1 9 4 00 0 0 3
![Page 13: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/13.jpg)
Capítulo II Arquitectura de Computadores
13
Ejemplo(cont.)Se incrementa el PC y se lee la instrucción siguiente
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 2
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 1
5 9 4 10 0 0 3
![Page 14: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/14.jpg)
Capítulo II Arquitectura de Computadores
14
Ejemplo(cont.)El contenido anterior del acumuladory el contenido dela ubicación 941 se suman y el resultado se almacena en el AC
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 2
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 1
1 9 4 0
0003 + 0002 = 0005
0 0 0 5
![Page 15: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/15.jpg)
Capítulo II Arquitectura de Computadores
15
Ejemplo(cont.)Se incrementa el PC y se lee la instrucción siguiente.
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 2
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 2
2 9 4 10 0 0 5
![Page 16: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/16.jpg)
Capítulo II Arquitectura de Computadores
16
Ejemplo(cont.)El contenido de AC se almacena en la ubicación 941.Son 3 ciclos de instrucción (c/u consta de un ciclo de lectura y otro de ejecucion)
......
1 9 4 05 9 4 12 9 4 1
0 0 0 3 0 0 0 5
300
301
302
940
941
MemoriaRegistros de la CPU
PCAC
IR
3 0 2
1 9 4 00 0 0 5
![Page 17: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/17.jpg)
Funcionamiento del Computador
Capítulo II Arquitectura de Computadores
17
![Page 18: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/18.jpg)
Tipos de Instrucciones
La instrucción captada se almacena en el registro de instrucción
(IR). El CPU interpreta la instrucción que puede ser en general del
siguiente tipo:
CPU-Memoria Transferir datos del CPU a la memoria o viceversa.
CPU-ES Transferir datos a o desde el exterior mediante transferencias entre el CPU y un módulo de E/S.
Procesamiento de datos El CPU debe realizar alguna operación aritmética o lógica con los datos.
Control Alteración de la secuencia de ejecución.
Una instrucción puede implicar una combinación de las acciones anteriores.Capítulo II Arquitectura de
Computadores18
![Page 19: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/19.jpg)
Ejecución de un Programa
Capítulo II Arquitectura de Computadores
19
![Page 20: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/20.jpg)
Diagrama de Estados ciclos de instrucción
Capítulo II Arquitectura de Computadores
20
![Page 21: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/21.jpg)
Interrupciones
Programa Generada por alguna condición como resultado de la ejecución de una instrucción (desbordamiento, división por cero, instrucción no existente o acceso fuera del espacio de memoria).
Termporización Generada por un temporizador interno al procesador para realizar una función de manera regular.
E/S Generada por un controlador de E/S para indicar fin de operación sin error o avisar una condición de error.
Fallo del hardware Generada por un fallo como deficiencia en alimentación o error de paridad.
Capítulo II Arquitectura de Computadores
21
![Page 22: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/22.jpg)
Ejecución de Interrupciones
Capítulo II Arquitectura de Computadores
22
![Page 23: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/23.jpg)
Ejecución de I. con E/S corta
Capítulo II Arquitectura de Computadores
23
![Page 24: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/24.jpg)
Ejecución de I con E/S larga
Capítulo II Arquitectura de Computadores
24
![Page 25: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/25.jpg)
Ejecución de I. con Interrupciones
Capítulo II Arquitectura de Computadores
25
![Page 26: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/26.jpg)
Estados del ciclo de Inst. con interrupción
Capítulo II Arquitectura de Computadores
26
![Page 27: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/27.jpg)
Tratamiento de Interrupciones
Capítulo II Arquitectura de Computadores
27
![Page 28: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/28.jpg)
Interrupciones múltiples
Capítulo II Arquitectura de Computadores
28
Deshabilitar interrupciones
Definir Prioridades
![Page 29: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/29.jpg)
Secuencia temporal con varias interrupciones
Capítulo II Arquitectura de Computadores
29
![Page 30: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/30.jpg)
Estructuras de Interconexión
Una computadora está constituida por un conjunto de unidades o módulos de 3 tipos elementales (CPU, memoria y E/S) que se comunican entre sí.Los conjuntos de líneas que conectan los diversos módulos se denomina estructura de interconexión. El diseño de la estructura depende de los intercambios que se deban producir.
Memoria Está constituido por palabras de la misma longitud, cada una de ellas con una única dirección numérica.
Módulo de E/S Funcionalmente es similar a la memoria. Hay dos tipos de operaciones (lectura y escritura), puede controlar más de un dispositivo externo.
CPU Lee instrucciones y datos, escribe datos una vez que los ha procesado, y utiliza ciertas señales para controlar el funcionamiento del sistema.
Capítulo II Arquitectura de Computadores
30
![Page 31: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/31.jpg)
Tipos de transferencias
La estructura de interconexión debe dar cobertura a los siguientes
tipos de transferencias:
Memoria - CPU El CPU lee una instrucción o dato desde la memoria.
CPU - Memoria El CPU escribe un dato en la memoria. E/S - CPU El CPU lee datos de un dispositivo de E/S a
través de un módulo de E/S. CPU - E/S El CPU envío datos al dispositivo de E/S. Memoria - E/S y vicersa Se utiliza el acceso directo a
memoria (DMA), no se pasa a través del CPU.
Capítulo II Arquitectura de Computadores
31
![Page 32: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/32.jpg)
Módulos de la Computadora
Capítulo II Arquitectura de Computadores
32
![Page 33: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/33.jpg)
Interconexión con Buses
Un bus es un mecanismo de interconexión entre distintas unidades funcionales
Medio de transmisión compartido Está compuesto por varias líneas donde
cada línea es capaz de transmitir señales binarias “1” o “0”
El bus principal es el “Bus del sistema” que conecta CPU con memoria y con módulos de E/S
Capítulo II Arquitectura de Computadores
33
![Page 34: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/34.jpg)
Estructura del Bus
Líneas/bus de datos: camino para transferir datosentre el resto de componentes de un computador.Su anchura (número de líneas eléctricas) suele seruna potencia de dos (8=2^3, 16=2^4, 32=2^5,
64=2^6, ...).Líneas/bus de direcciones: designan laposición/dirección de los datos. Son salidas de laCPU/procesador y determinan capacidad dedireccionamiento.Líneas/bus de control: controlan el acceso y uso delas líneas/buses anteriores.
Capítulo II Arquitectura de Computadores
34
![Page 35: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/35.jpg)
Capítulo II Arquitectura de Computadores
35
![Page 36: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/36.jpg)
Jerarquía de Buses
Las prestaciones de un bus van disminuyendo a medida que se van conectando un mayor número de dispositivos.
Para optimizar el rendimiento de un bus se utilizan los buses organizados jerárquicamente, es por ello que tenemos:
キ Bus de arquitectura tradicional キ Bus de altas prestaciones.
Capítulo II Arquitectura de Computadores
36
![Page 37: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/37.jpg)
Tradicional
Capítulo II Arquitectura de Computadores
37
![Page 38: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/38.jpg)
Tradicional
Capítulo II Arquitectura de Computadores
38
![Page 39: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/39.jpg)
Elementos de diseño del bus
Capítulo II Arquitectura de Computadores
39
Tipos de buses Las líneas de los buses se dividen en:
Dedicadas.- Usa líneas separadas para direcciones y datos Multiplexadas.-Usa las mismas líneas
Método de arbitraje.- el control del bus puede necesitar mas de un módulo
Centralizado.- Un único dispositivo asigna tiempos en el bus Distribuido.- Cada módulo puede controlar el acceso al bus
Temporización.- forma de controlar los tiempos en el bus
Sincrónico.- la presencia de un evento está determinada por la presencia de un reloj
Asincrónico.- la presencia de un evento en e l bus es consecuencia y d epende de que se produzca un evento previo no precisan la ex istencia de una señal de reloj
![Page 40: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/40.jpg)
Conti…
Capítulo II Arquitectura de Computadores
40
Anchura del bus Dirección.-el ancho de este bus afecta a la capacidad del
sistema Datos.- mientras mas ancho es el bus de datos, mayor es el
número de bits que se transmiten a la vez Tipo de transferencia de datos:
Lectura Escritura Lectura-modificación-escritura Lectura después de escritura Bloque
![Page 41: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/41.jpg)
Temporización Síncrona
Capítulo II Arquitectura de Computadores
41
![Page 42: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/42.jpg)
Temporización Asíncrona
Capítulo II Arquitectura de Computadores
42
![Page 43: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/43.jpg)
Temporización Asíncrona
Capítulo II Arquitectura de Computadores
43
![Page 44: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/44.jpg)
Arbitraje
Capítulo II Arquitectura de Computadores
44
CENTRALIZADO
DISTRIBUIDO
![Page 45: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/45.jpg)
Transferencia datos
Capítulo II Arquitectura de Computadores
45
![Page 46: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/46.jpg)
Ancho
Capítulo II Arquitectura de Computadores
46
![Page 47: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/47.jpg)
Multiplexado/demultiplexado
Capítulo II Arquitectura de Computadores
47
![Page 48: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/48.jpg)
Opciones del Bus
Capítulo II Arquitectura de Computadores
48
![Page 49: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/49.jpg)
Ancho de Banda del Bus
Capítulo II Arquitectura de Computadores
49
![Page 50: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/50.jpg)
Capítulo II Arquitectura de Computadores
50
![Page 51: Arquitectura de Computadores Capitulo II](https://reader036.fdocuments.mx/reader036/viewer/2022081602/5496fbf1b47959fb408b477d/html5/thumbnails/51.jpg)
DECIDESERmásUTPL
UNIDADVIDEOCONFERENCIAS