Diseño de un Convertidor DC/DC Auxiliar para un Vehículo Eléctrico
TITULACIÓN: Ingeniería en Automática y Electrónica Industrial
AUTOR: Albert Trenchs Magaña
DIRECTORES: Enric Vidal Idiarte, Francisco Javier Calvente Calvo
FECHA: Junio / 2011.
ÍNDICE
1 Introducción ................................................................................................... 4
2 Guías de Diseño ............................................................................................. 5
3 Especificaciones del Convertidor ................................................................... 7
4 Estudio de la Topología Óptima .................................................................... 8
4.1 Descripción de las Topologías Aisladas más Comunes .......................... 8
4.2 Topologías Full-Bridge ......................................................................... 10
5 Topología “ZVT Phase-Shifted Full-Bridge” .............................................. 11
5.1 Introducción .......................................................................................... 11
5.2 Fundamentos de la Técnica ZVT (Zero-Voltage-Transition) ............... 12
5.2.1 Condición Inicial: t=t(0) .................................................................... 12
5.2.2 Transición Resonante de la Rama Derecha: t(0)<t<t(1) ................... 13
5.2.3 Bloqueo del Diodo Free-Wheeling: t(1)<t<t(2) ................................ 14
5.2.4 Transición de la Rama Izquierda: t(2)<t<t(3) ................................... 14
5.2.5 Transferencia de Potencia: t(3)<t<t(4) .............................................. 15
5.2.6 Finalización del Ciclo: t(4) ................................................................ 15
5.2.7 Consideraciones del Tanque Resonante ............................................ 16
5.3 Análisis del Modelo Dinámico del Convertidor ................................... 18
5.3.1 Ecuaciones Dinámicas ...................................................................... 20
5.3.2 Ecuaciones del Modelo Promediado ................................................. 22
5.3.3 Valor Medio de las Variables de Estado ........................................... 23
5.3.4 Rizado de las Variables de Estado .................................................... 24
6 Dimensionado de los Componentes de Potencia.......................................... 26
6.1 Diseño del Transformador .................................................................... 26
6.2 Inductancia Resonante LR ..................................................................... 29
6.3 Inductor de Salida LOUT ........................................................................ 30
6.4 Condensador de Salida COUT ................................................................ 31
6.5 Filtro de Entrada ................................................................................... 32
6.5.1 Filtro en Modo Diferencial ................................................................ 32
6.5.2 Filtro en Modo Común ...................................................................... 38
6.6 Transistores de Potencia ....................................................................... 39
6.6.1 Resistencia Interna del Transistor: RDS(on) ......................................... 40
6.6.2 Mosfets del Puente Completo ........................................................... 42
6.6.3 Mosfets de la Rectificación Síncrona ................................................ 46
7 Simulación del Convertidor en Lazo Abierto .............................................. 49
7.1 Simulación Eléctrica ............................................................................. 49
7.1.1 Optimización del Rizado de Tensión ................................................ 51
7.1.2 Comprobación del Tanque Resonante .............................................. 51
7.1.3 Optimización del Tanque Resonante ................................................ 54
7.2 Simulación Térmica .............................................................................. 56
8 Especificaciones de los Componentes de Potencia ...................................... 58
9 Conclusiones ................................................................................................ 59
Referencias ............................................................................................................ 61
Intro
1
módula Fig
batery mcargasola la bafrenode lofunciconv
Auxiconven laestab
oducción
Introduc
La arquiteulos que cogura 1.1.
El elemenrías de Li-io
monitorizadaada medianfase hasta 3
atería para ao regeneratios casos de ión del gen
vertidor DC/
El objetiviliar encarga
vencional dea Figura 1.1blecer unas
cción
ectura de uonstituyen e
Figura 1.1 A
nto principaon conectada por un snte un conv380Vac si salimentar elivo. La cone
un convertnerador de /DC Auxilia
vo de este pado de sume 14V a trav1. Como segguías de dis
un vehículoel sistema de
Arquitectura de
al del vehídas entre sí sistema BMvertidor ACe utiliza 3 f
l motor elécexión de la tidor DC/Dun vehícul
ar.
royecto es inistrar enervés de la bagundo objeseño aplicab
4
o híbrido o e transferen
e sistema de un
culo eléctripara obtene
MS “BatterC/DC, con tfases. El invctrico, y tranbatería al in
DC bi-direcclo de comb
diseñar la prgía a las caatería de altetivo, se aprbles a otros
eléctrico encia de ener
vehículo híbrid
ico, la bateer una tensiy Managm
tensiones quversor DC/Ansferir enernversor tamcional. Por bustión, es
parte princiargas de bajta tensión, erovecha el dconvertidor
está formadrgía tal com
do o eléctrico
ería (típicamión de 400V
ment/Monitoue van de 1AC utiliza lrgía a la bat
mbién requieotro lado, pnecesario
pal del conja tensión y el módulo edesarrollo dres.
da por difermo se muest
mente celdV), es controring system110Vac conla alta tensitería medianere en la mapara suplanimplement
nvertidor DCy cargar la bestá represedel proyecto
rentes tra en
as de rolada m” y n una ón de nte el
ayoría ntar la ar un
C/DC atería ntado
o para
Guías de Diseño
5
2 Guías de Diseño
La primera parte del proyecto consiste en establecer unas guías de diseño que se aplican a lo largo del desarrollo del proyecto. Estas pautas pueden ser utilizadas para otros proyectos cuya tarea sea diseñar un convertidor conmutado.
La Figura 2.1 muestra el diagrama de flujo utilizado como pautas de diseño.
Lectura de las especificaciones
Estudio de topologías
Análisis estático de la topología seleccionada
¿Topología seleccionada
cumple con las necesidades
SÍ
Diseño del filtro de entrada
Diseño del transformador
Diseño del nductor de salida
Diseño de los Mosfets HV y LV
Diseño del condensador de
salida
Simulación PSM (eléctrica y térmica)
¿Datos teóricos coherentes con
simulados
Especificaciones de los componentes de
potencia
Diseño mecánico y Simulación Térmica
Elección de los componentes de
potencia
¿Datos de la simulación coherentes con las
especificaciones de los componentes
NO
Seleccionar otra topología
Edición del esquema y fabricación prototipo
NO
SÍ
SÍ
Dimensionado de los componentes de potencia
NO
Figura 2.1 Diagrama de flujo de las pautas de diseño
Guías de Diseño
6
La primera tarea del diseñador es leer en detalle las especificaciones del convertidor para entender las funciones que debe realizar el módulo, en el capítulo 3 se detalla estas especificaciones.
Posteriormente en el capítulo 4 se realiza un estudio de las diferentes topologías que tenemos actualmente para seleccionar la más adecuada a nuestra aplicación. Una vez hemos propuesto una topología, se realiza un estudio exhaustivo de la misma obteniendo las ecuaciones necesarias para calcular las corrientes y tensiones de cualquier punto del convertidor. Con estos datos podemos tener una idea de si la propuesta realizada es buena, este análisis se muestra en el capítulo 5.
El dimensionado de los componentes de potencia consiste en obtener los parámetros básicos de cada componente para posteriormente definir sus requerimientos. En esta aplicación en concreto hay que respetar el orden indicado en el diagrama de flujo de la Figura 2.1, ya que por ejemplo parámetros del transformador son utilizados posteriormente para calcular corrientes en los inductores, este análisis se detalla en el capítulo 6.
En el capítulo 7 comprobamos que la simulación del convertidor en lazo abierto nos permite validar los resultados teóricos, en el caso de no coincidir con los obtenidos por simulación, entonces sería necesario volver a un paso atrás y repasar los cálculos por si hubiese algún error.
Una vez contrastado los resultados de simulación, se definen los requerimientos de cada componente para obtener las propuestas de los diferentes proveedores y seleccionar la más óptima en función de: los parámetros reales del componente, el diseño mecánico, la simulación térmica del conjunto y por supuesto el coste.
Finalmente podemos proceder a la edición del esquema en base a todo el desarrollo realizado anteriormente.
Especificaciones del Convertidor
7 Confidencial
3 Especificaciones del Convertidor
Apartado eliminado por temas de Confidencialidad
Estud
4
galvá
para CuanselecpodríPull,
nivelhay ocostede unde coaisladuso cuadflujoendemenotrans
rango
4.1
Genesus paprovLa pruna lados
dio de la To
Estudio
El primer ánico, esto h
La eficiencomparar
ndo se disección de la tíamos nomb Half-Bridg
Desde el il de potenciotros factore, tamaño, en convertidonmutadoredos puedende la curva
drante de la c oscila en
ed”. Para unor que la topsformador.
La Tabla 4o de potenc
Descripci
El Flybaceralmente laprincipales vecha la prorincipal destopología “s debido al r
opología Óp
de la Top
requerimiehace que só
ncia y la denel funcion
eña un convtopología mbrar de menge y Full-Br
inicio, la selia que debíres que tomestrés eléctrdor principaes activos un clasificarsa B-H del curva B-H, los dos cu
n requerimipología “si
4.1 muestracia.
Tabla 4.
ión de las T
ck quizás esa podemos u
ventajas eopia del trasventaja es “single-endrizado de co
ptima
pología Óp
nto que nosólo podamos
nsidad han amiento devertidor conmás adecuadnor a mayorridge.
lección de la tener en l
man protagonrico, ruido dalmente deputilizados. Lse como “sitransformaentonces laadrantes, eniento dado, ngle-ended
a las topolog
1 Topologías m
Topologías A
s una de lautilizar en aes que no ansformadorla pobre uti
ded”, y el rorriente tant
8
ptima
s dirige a uns utilizar co
sido desde e cada connmutado, lada para cadar potencia la
la topologíala salida denismo en lade salida y rpende del taLas topologingle-ended
ador de pota topología ntonces la la topolog
d” y no requ
gías más po
más populares c
Aisladas m
as topologíaaplicacionesrequiere u
r además deilización derequerimiento de entrad
na serie de onvertidores
un primer mvertidor dea primera ya aplicaciónas siguiente
a se ha basadl convertidoa selección rango de tenamaño del tgías de losd” o “doubencia. Si ese clasifica topología sía “double-
uiere un dev
opulares con
on aislamiento
más Comun
as aisladas ms de bajo co
utilizar un e requerir uel transformnto de condda como de
topologías e DC/DC ais
momento pae potencia y más críticn. Como topes: Flyback,
do como prior, sin embde la topolonsión de enransformad
s convertidoble-ended” dl flujo oscicomo “sing
se clasifica -ended” reqvanado extra
n aislamient
galvánico
es
más comúnoste y baja pinductor ad
un único conmador, puest
densadores salida.
es el aislamslados.
arámetros cDC/DC ais
ca elección pologías bá Forward, P
rimera reglabargo, hoy eogía tales c
ntrada. El tador y del núores de potdependiendila en el pgle-ended”.
a como “doquiere un na para reset
to galvánico
nmente utilipotencia. Udicional yanmutador ato que se traextra en a
miento
claves slado. es la
ásicas, Push-
a en el en día como: maño
úmero tencia do del primer . Si el ouble-núcleo tear el
o y su
izada. Una de a que ctivo. ata de ambos
Estud
aplicpara
topolcuadtranseleva
utiliz
estrétensialta t
tensi
dio de la To
Las topolocaciones de asegurar el
Las siguielogías clasi
drantes de lasformador yadas.
La Tablazadas para p
Tab
La topoloés de tensióión máximatensión de e
La ventajaión de los co
opología Óp
ogías Forwamediana poreseteo del
entes tres toficadas coma curva B-Hy por tanto
a 4.2 muespotencia ele
bla 4.2 Topolog
ogía Push-Pn que debe
a de entradaentrada.
a de la topoonmutadore
ptima
ard y Two-Sotencia. Aml transforma
opologías remo “doubleH. Esta veno son idea
stra las carvada.
gías comúnmen
Pull tiene laen soportar a, lo que si
ología Half-es del prima
9
Switched Fmbas topoloador y así ev
estantes; Puse-ended”, lontaja permitales para u
aracterísticas
nte utilizadas en
a ventaja delos conmu
ignifica que
-Bridge frenario no supe
Forward sonogías tienen vitar la satu
sh-Pull, Hao que signifte aprovechutilizarse en
s principal
n aplicaciones d
e ser “doubtadores dele no es ade
nte la del Pera la tensión
n normalmeel ciclo de ración del m
alf-Bridge y fica que trabar al máxim
n aplicacion
es de las
de potencia elev
ble-ended”,primario e
ecuada para
ush-Pull esn de entrada
ente utilizadtrabajo lim
mismo.
y Full-Bridgabajan en lomo el núclenes de pot
topologías
vada
, sin embares el doble a aplicacion
s que el estra.
das en mitado
ge son os dos eo del tencia
más
rgo el de la
nes de
rés de
Estudio de la Topología Óptima
10
4.2 Topologías Full-Bridge La Figura 4.1 muestra la configuración de la topología Full-Bridge con
rectificación síncrona.
Figura 4.1 Diagrama de la topologia Full-Bridge
La topología Full-Bridge tiene todas las ventajas de la clasificación “double-ended”. La tensión de los conmutadores del primario no excede de la tensión de entrada. Se aprovecha al máximo el transformador ya que dispone de un único devanado en el primario. Para una misma potencia, la corriente que pasa a través del devanado del primario en la topología Full-Bridge es la mitad en comparación con la topología Half-Bridge. Esta reducción de corriente permite altas eficiencias en comparación a la topología Half-Bridge especialmente a corrientes elevadas. La desventaja de la topología Full-Bridge es la complejidad de controlar cuatro conmutadores y el coste adicional de los mismos.
Otra configuración de la topología Full-Bridge, el cual se utiliza para aplicaciones de alta tensión de entrada y potencias elevadas, es la “Phase-Shifted Zero-Voltage-Transition Full-Bridge”. Esta topología es similar a la convencional Full-Bridge. Sin embargo, la metodología de control es diferente; el Desplazador de Fase Full-Bridge (PSFB) permite conmutar los conmutadores del primario a tensión cero manteniendo una frecuencia constante, lo que significa que las pérdidas por conmutación son reducidas, así como las emisiones. Esta metodología es especialmente beneficiosa para aplicaciones de alta tensión.
Normalmente esta topología necesita un inductor extra en serie con el devanado del primario del transformador de potencia para asegurar la transición a tensión cero con pequeña carga. Una desventaja de la topología es el incremento de las pérdidas de conducción en el primario durante el tiempo de free-wheeling.
Las ventajas mencionadas anteriormente hacen que para esta aplicación la topología ZVT Full-Bridge sea la óptima. En el siguiente apartado nos centraremos en su análisis.
Topo
5
electobten(“snuconmconmespec
5.1
transtrans
medi
tiempON dde tra
fluyedrenadrenaconm
ología ZVT
Topolog
Los beneftrónica de pner una resubber”). La mutador premutación. Encial énfasis
IntroduccEn un con
sistores, sonsformador se
La energíaiante a un ci
Utilizandopos muertodurante un tabajo efecti
En el mome a través dador y surtador-surtido
mutar a ON
En la Figu
Phase-Shif
ía “ZVT P
ficios de lapotencia. Loonancia en función de
eviamente an la Figuraen el modo
ción nvertidor con disparadoe le aplica l
a es transfeiclo de trab
o la técnicas entre trantiempo anteivo se contr
mento en qude la capactidor del tror del trancon pérdida
ura 5.1 se m
Figura
fted Full-Br
Phase-Sh
a técnica ZVos elementola conmuta
el tanque rea ser conm 5.2 se mue
o de operaci
onvencionalos en diagla tensión de
erida únicamajo específi
a de desplansiciones paes de que elola mediant
ue uno de lcidad parásransistor opnsistor opueas nulas.
muestra las f
a 5.1 Señales PW
ridge
11
hifted Full
VT son amos parásitosación y así sonante es
mutado, de estra el diagión Phase sh
l Full-Bridggonal de foe entrada al
mente duranico con una
azamiento ara que unol otro transite la variaci
los transistosita de salidpuesto resuesto de la
formas de o
WM de control
l-Bridge”
mpliamente s de los cirevitar utili
poner a 0 vesta forma
grama de la hifted trabaj
ge los conmorma que elternando la
nte los tiemfrecuencia
de fase seo de los tranistor de la oión de fase e
ores pasa a da (COSS) c
uene. Este emisma ram
nda de las s
l de un desplaza
conocidos rcuitos son izar redes dvoltios la ten
se eliminatopología Fjando a frec
mutadores, del devanado polaridad.
pos en ON fija.
introduce nsistores de
otra diagonaentre una ra
OFF, la corcausando quefecto permma vaya a
señales PWM
ador de fase
en el mundaprovechad
de amortigunsión en bo
an las pérdFull-Bridgecuencia fija.
de ahora en o del prim
de los tran
intencionae la diagonal se active.ama y la otr
rriente del pue la tensió
mite que laa cero perm
M de contro
do de la dos para uamiento ornes del idas por , se hace .
adelante mario del
nsistores,
adamente al esté a El ciclo
ra.
primario ón entre
a tensión mitiendo
ol.
Topo
5.2
dividcapacident
transpode
origi
5.2.1
finaliel tradiagoprim
ología ZVT
Fundame
El esquem
QADA C
QBDB C
El circuitodidos en docidad parástificarlos de
Para entesiciones, enemos observ
En los siginadas por la
1 Condición
La descripización de uansformadoonal han fin
mario la nom
Phase-Shif
entos de la T
ma del circui
CA
CB
QCDC
QDDD
Fig
o básico esos ramas. Csita de salie forma clar
nder con cn la Figura var la induct
F
guientes apa técnica ZV
n Inicial: t=
pción del muno de los c
or ha estadonalizado su
mbraremos Ip
fted Full-Br
Técnica ZV
ito utilizado
LR
CC
CD
gura 5.2 Diagra
tá formadoCada transisda, cuyos c
ra durante la
claridad las5.3 se mue
tancia paras
Figura 5.3 Com
partados seVT.
=t(0)
modo de ociclos de trao entregandmodo de c
p(t(0)).
ridge
12
VT (Zero-V
o para esta t
T1
ama de la topol
o por cuatrostor está cocomponenteas transicion
s corrientesestra en desita y la indu
mponentes mag
describe p
operación dansferencia do potenciaonducción.
Voltage-Tra
técnica se m
QLV
ogía Phase Shif
o transistoreompuesto dees están etines que deta
s originadaetalle el mouctancia ma
gnéticos del prim
paso a paso
del desplazde potenci
a a la cargaLa corrient
ansition)
muestra en la
L
1 QLV2
fted Full-Bridge
es etiquetade un diodo iquetados sallaremos m
as en el prodelo del traagnetizante.
mario
o las transi
ador de faa. En el insa y dos de te inicial qu
a Figura 5.2
LOUT1
e
dos del QA intrínseco
separadamemás adelante
rimario duransformado.
iciones inte
ase empiezastante anteri
los transisue pasa a tr
2.
Vout
Chassis= GND
al QD y y de su
nte para e.
rante las or dónde
ermedias
a con la ior a t(0) stores en ravés del
Topología ZVT Phase-Shifted Full-Bridge
13
T1Vout
LOUT1
Chassis= GND
QLV1 QLV2
LR
QADA CA
QBDB CB
QCDC CC
QDDD CD
time t<t(0)QA = ON, QB = ON
Figura 5.4 Condición inicial: t<t(0)
5.2.2 Transición Resonante de la Rama Derecha: t(0)<t<t(1) La corriente del primario en el instante t(0) es igual a Ip(t(0)), esta corriente estaba
fluyendo a través de la diagonal formada por el transistor QA y QD. En el instante t=t(0) el transistor QD conmuta a OFF por el control y entonces empieza la transición resonante de la rama derecha del convertidor.
La corriente que fluye por el primario se mantiene prácticamente constante debido a la inductancia resonante del circuito del primario, normalmente formada por la inductancia de dispersión del transformador.
T1Vout
LOUT1
Chassis= GND
QLV1 QLV2
LR
QADA CA
QBDB CB
QCDC CC
QDDD CD
time t(0)<t<t(1)QA = ON, QD = OFF CC = ↓, CD = ↑
Figura 5.5 Transición de la rama derecha: t(0)<t<t(1)
Cuando el transistor QD conmuta a OFF, la corriente del primario continúa pasando a través de la capacidad de salida CD. Este efecto produce que el condensador CD se cargue a la tensión de entrada, Vin. Simultáneamente, la capacidad del transformador y la capacidad de salida del transistor QC son descargadas, por tanto la tensión del surtidor de QC se incrementa desde prácticamente cero a la tensión de entrada, Vin. Esta transición resonante provoca que el transistor QC no tenga tensión entre drenador y surtidor facilitando su conmutación a cero voltios.
Durante la transición de la rama derecha, la tensión a través del devanado del primario del transformador se ha reducido de Vin a cero. En algún momento, la tensión del
Topología ZVT Phase-Shifted Full-Bridge
14
primario cae por debajo de la tensión reflejada en el secundario, Vout*N (N corresponde a la relación de espiras del transformador). Cuando esto ocurre el primario deja de suministrar más energía hacia el secundario y por tanto la tensión del inductor de salida cambia de polaridad.
5.2.3 Bloqueo del Diodo Free-Wheeling: t(1)<t<t(2) Una vez se ha completado la transición de la rama derecha, la corriente del primario
empieza a conducir a través del diodo intrínseco del transistor QC. Asumiendo que los componentes son ideales, la corriente se debería mantener constante hasta la siguiente transición. Para reducir las pérdidas por conducción, el transistor QC se conmuta en este instante, de esta forma la corriente se reparte entre la RDS(on) de QC y DC.
Figura 5.6 Bloqueo de tensión provocado por el diodo free-wheeling: t(1)<t<t(2)
5.2.4 Transición de la Rama Izquierda: t(2)<t<t(3) En el instante t(2) la corriente residual que está pasando por el primario del
transformador se ha reducido considerablemente debido a las pérdidas. En este instante es cuando el transistor QA conmuta a OFF. El recorrido de la corriente del primario cambia, pasando por el condensador de salida de QA. Este cambio provoca que la capacidad parásita CA se cargue y de esta forma la tensión drenador-surtidor de QA se iguale a la tensión de entrada, de forma análoga, la capacidad parásita CB se descarga reduciendo la tensión drenador-surtidor de QB a cero. Ahora es cuando el transistor QB está preparado para conmutar a ON reduciendo así las pérdidas.
Cuando la capacidad parásita CB se ha descargado por completo la corriente sigue pasando, por tanto el diodo intrínseco DB empieza a conducir, en este instante QB podría ser conmutado a ON, pero esto provocaría una variación en la frecuencia, por lo que no es conmutado hasta t(3).
Hay que tener en cuenta que la transición de la rama izquierda se produce más lentamente que la de la rama derecha, esto es así porque la corriente del primario se ha reducido debido a las pérdidas, y por tanto el tiempo necesario para cargar y descargar las capacidades parásitas de la rama izquierda es mayor.
Topología ZVT Phase-Shifted Full-Bridge
15
Figura 5.7 Transición de la rama izquierda: t(2)<t<t(3)
5.2.5 Transferencia de Potencia: t(3)<t<t(4) Este intervalo del ciclo del convertidor es básicamente el mismo que el de un
convertidor convencional de señal cuadrada. Los dos transistores de la diagonal están a ON y por tanto toda la tensión de entrada se aplica al primario del transformador. La corriente se incrementa a una velocidad determinada por Vin y por la inductancia que hay en serie en el primario. La corriente se incrementa a un nivel DC equivalente al de la salida dividido por el ratio del transformador, Iout/N. Dos factores que contribuyen a la corriente del primario son la inductancia magnetizante y la inductancia de salida magnetizante reflejada en el primario, Iout/N^2.
El tiempo que se mantiene ambos transistores de la diagonal en ON depende de Vin, Vout y la relación de espiras del transformador, al igual que un convertidor convencional.
Figura 5.8 Transición de la rama izquierda: t(3)<t<t(4)
5.2.6 Finalización del Ciclo: t(4) Una vez finaliza el primer ciclo, el transistor QC pasa a OFF y entonces su capacidad
parásita empieza a cargarse, a partir de este tiempo se puede utilizar la metodología explicada con anteriormente pero con la diagonal opuesta.
Topología ZVT Phase-Shifted Full-Bridge
16
La Figura 5.9 muestra las formas de onda de corriente y tensión durante un ciclo completo con los tiempos descritos anteriormente.
Figura 5.9 Formas de onda de corriente y tensión
5.2.7 Consideraciones del Tanque Resonante
El diseño del tanque resonante empieza con la correcta selección de la frecuencia de conmutación, que en parte está influida por el requerimiento de densidad de potencia. Por otra parte, el tiempo de transición máximo está condicionado por el ciclo de trabajo máximo considerando todos los rangos de funcionamiento.
El tiempo máximo de transición ocurre durante la conmutación de la rama izquierda funcionando a mínima carga de salida.
5.2.7.1 Limitaciones del Tanque Resonante
Hay dos condiciones que debe cumplir el circuito resonante a baja carga. La primera, el inductor resonante debe almacenar la energía suficiente para cargar las capacidades parásitas y así poder cumplir la condición ZVT. La segunda condición es que esta transición debe cumplirse dentro del tiempo muerto asignado.
Topología ZVT Phase-Shifted Full-Bridge
17
El requerimiento de la energía mínima almacenada en el inductor y el tiempo máximo de transición definen también la frecuencia de resonancia (Wr) del tanque resonante. Los elementos de este tanque son el inductor resonante (Lr) y una capacidad (Cr), formada por las dos capacidades parásitas de los transistores de una rama, la capacidad del devanado primario del transformado (Cxfmr) también contribuye a la capacidad total resonante. El tiempo máximo de transición no puede ser superior a una cuarta parte del periodo resonante para satisfacer la condición de transición a cero voltios.
Definimos la frecuencia del tanque resonante como:
RRCLWr 1=
La condición de tiempo de transición máxima se define como:
( ) Wrtransitiont
·2maxπ=
La capacidad de salida especificada del transistor se multiplica por un factor de 4/3 para compensar el incremento causado por la operación de alta tensión. Durante la transición, la capacidad de los dos transistores se conectan en paralelo, doblando de esta forma la capacidad a 8/3*Coss. En aplicaciones de alta frecuencia la capacidad del transformador (Cxfmr) también debe ser considerada, por lo que se añade a la capacidad total.
La capacidad resonante Cr se define como:
⎥⎦
⎤⎢⎣
⎡ +⎟⎠⎞
⎜⎝⎛= CxfmrCossCr
38
La energía capacitiva requerida para completar la transición, W(Cr) es:
2··21)( INVCrCrW =
Esta energía también puede expresarse como:
2·23
4)( INVCxfmrCossCrW ⎥⎦
⎤⎢⎣
⎡ +⎟⎠⎞
⎜⎝⎛=
5.2.7.2 Energía Inductiva Almacenada
La energía almacenada en el inductor resonante deber ser superior a la energía requerida para la carga y descarga de las capacidades parásitas de salida de los dos transistores de la rama que se encuentra en transición dentro del tiempo máximo de transición.
La energía almacenada en el inductor resonante Lr se define como:
2··21)( PRIILrLrW =
5.2.7.3 Valor Mínimo de la Inductància Resonante
Para cumplir la condición de transición a cero voltios, la energía almacenada en el inductor debe ser superior a la energía requerida para cargar y descargar la capacidad
Topología ZVT Phase-Shifted Full-Bridge
18
resonante, utilizando las ecuaciones de apartados anteriores podemos definir el valor mínimo de la inductancia resonante como:
2(max)
2(min) ··
21··
21
INPRI VCrILr =
2(min)
2(max)·
PRI
IN
IVCr
Lr >
Dado que Cr y VIN son valores conocidos o pueden ser estimados para esta aplicación, Lr puede ser calculada en función de la corriente mínima de primario requerida para cumplir con la condición de ZVS.
Una vez calculada la Lr, el tiempo transición máximo puede ser calculado utilizando la siguiente expresión:
⎥⎦
⎤⎢⎣
⎡ +⎟⎠⎞
⎜⎝⎛
⎟⎟⎠
⎞⎜⎜⎝
⎛=
CxfmrCosst
Lr
38·
(max)·2
12
π
⎥⎦
⎤⎢⎣
⎡ +⎟⎠⎞
⎜⎝⎛
=
CxfmrCossLr
t
38·
1·2(max) π
El tiempo de transición máximo puede ser utilizado para definir el tiempo muerto entre transiciones que debe tener el control.
Es importante tener en cuenta que el valor del inductor resonante definido en la ecuación anterior corresponde al valor mínimo requerido para satisfacer únicamente la condición ZVS durante las transiciones. Pero hay que tener en cuenta que esta inductancia junto con la inductancia de dispersión del devanado primario del transformador definen la pendiente de la corriente del primario “slew rate”, dI/dt en función de la tensión de entrada.
LrV
dtdI INPRI =
Si el valor del inductor resonante es muy elevado puede llevar mucho tiempo en alcanzar la corriente de carga necesaria dentro del ciclo de conversión, o en otras palabras el ciclo de trabajo efectivo puede reducirse considerablemente, por lo que debe evaluarse el funcionamiento a plena carga.
5.3 Análisis del Modelo Dinámico del Convertidor El objetivo del análisis del modelo dinámico del convertidor en régimen estacionario
es obtener las expresiones que definen el valor promediado de las corrientes y tensiones de cada componente de potencia, para dimensionarlo correctamente utilizando las especificaciones generales del convertidor.
Es importante conocer los modos de operación del convertidor, la Figura 5.10 muestra las formas de onda más importantes, así como la definición de cada modo de funcionamiento.
Topología ZVT Phase-Shifted Full-Bridge
19
0
0.5
1
1.5
2
2.5
GateA GateB+1.5
0
0.5
1
1.5
2
2.5
GateC GateD+1.5
0
-200
-400
200
400
VP
0
-10
-20
10
20
Ip
0-50
50100150200
ID1 ID2
Figura 5.10 Circuito y formas de onda de corriente y tensión del convertidor full bridge
La variable δ se define como el desfase en grados producido entre la rama derecha y la izquierda, la variable TS corresponde al periodo de conmutación de los transistores. El ciclo de trabajo efectivo viene determinado por la variable de desfase.
⎟⎠⎞
⎜⎝⎛=
º360·2 δD
Topología ZVT Phase-Shifted Full-Bridge
20
El tiempo de operación del modo ON1 y modo ON2 corresponde a (DTS/2), mientras que el tiempo de operación del modo OFF1 y modo OFF2 corresponde a (1-D)TS/2.
En el circuito de la Figura 5.10 se muestra también los signos de las tensiones y las direcciones de las corrientes que se van a utilizar para el análisis de cada modo de operación.
Hay que tener en cuenta que para obtener las ecuaciones dinámicas se utiliza la aproximación de bajo rizado, es decir, las tensiones en los condensadores se suponen constantes en el tiempo.
5.3.1 Ecuaciones Dinámicas Las ecuaciones dinámicas son aquellas expresiones que definen las tensiones de los
inductores y las corrientes de los condensadores durante un estado determinado del convertidor. A partir de estas ecuaciones podemos obtener otras expresiones útiles para dimensionar los componentes como son: las ecuaciones del modelo promediado, el valor medio de las variables de estado y el rizado de las variables de estado. A lo largo de esta sección definiremos las ecuaciones para cada modo.
5.3.1.1 Modo ON1
En el modo de operación ON1 los transistores QA y QD están conmutados a ON, la tensión de entrada se aplica plenamente en el primario del transformador, y por tanto la corriente se incrementa proporcionalmente en función de la tensión y la inductancia equivalente reflejada en el primario.
Figura 5.11 Circuito equivalente en modo ON1 con filtro de entrada LC
Las ecuaciones del modelo promediado correspondientes al intervalo 0 < t < (D*TS/2) son las siguientes:
CinLm
CinLout
CinLin
Vtv
VoVNpNstv
VVgtv
=
−=
−=
)(
·)(
)(
LOAD
CoutLoutCout
LoutLmLinCin
RVtiti
tiNpNstititi
−=
−−=
)()(
)()()()(
Topología ZVT Phase-Shifted Full-Bridge
21
5.3.1.2 Modo OFF1
Durante el modo de operación OFF1 no hay transferencia de energía del primario al secundario, el primario del transformador se cortocircuita a través de los transistores QA y QC.
Figura 5.12 Circuito equivalente en modo OFF1 con filtro de entrada LC
Las ecuaciones del modelo promediado correspondientes al intervalo (D*TS/2) < t < (Ts/2) son las siguientes:
0)()(
)(
=−=
−=
tvVtv
VVgtv
Lm
CoutLout
CinLin
LOAD
CoutLoutCout
LinCin
RVtiti
titi
−=
=
)()(
)()(
5.3.1.3 Modo ON2
Durante el modo de operación ON2 la energía se transfiere del primario al secundario, pero a diferencia del modo ON1, la tensión del primario tiene la polaridad invertida. En este modo los transistores que conducen son QC, QB y QLV2.
Figura 5.13 Circuito equivalente en modo ON2 con filtro de entrada LC
Las ecuaciones del modelo promediado correspondientes al intervalo (Ts/2) < t < [(1+D)*Ts/2] son las siguientes:
Topología ZVT Phase-Shifted Full-Bridge
22
CinLm
CinLout
CinLin
Vtv
VoVNpNstv
VVgtv
−=
−=
−=
)(
·)(
)(
LOAD
CoutLoutCout
LoutLmLinCin
RVtiti
tiNpNstititi
−=
−+=
)()(
)(·)()()(
5.3.1.4 Modo OFF2
Durante el modo de operación OFF2 no hay transferencia de energía del primario al secundario, el primario del transformador se cortocircuita a través de los transistores QB y QD.
Figura 5.14 Circuito equivalente en modo OFF2 con filtro de entrada LC
Las ecuaciones del modelo promediado correspondientes al intervalo [(1+D)*Ts/2] < t < [Ts] son las siguientes:
0)()(
)(
=−=
−=
tvVtv
VVgtv
Lm
CoutLout
CinLin
LOAD
CoutLoutCout
LinCin
RVtiti
titi
−=
=
)()(
)()(
5.3.2 Ecuaciones del Modelo Promediado La ecuaciones que definen el modelo promediado para cualquier instante de tiempo
se obtienen ponderando cada sistema de ecuaciones dinámicas por su duración relativa. En el caso de la topología Full-Bridge se comprueba que las ecuaciones definidas en los modos ON1 y ON2 son idénticas y por tanto se pueden tratar como un mismo modo de funcionamiento de doble duración, lo mismo pasa con los modos OFF1 y OFF2. Para simplificar el análisis, se considera las ESR’s de los condensadores nulas.
A continuación se muestran las ecuaciones del modelo promediado:
Topología ZVT Phase-Shifted Full-Bridge
23
( )
L
CoutLoutCout
LinLoutLinCin
Lm
CoutCoutCinLout
CinLin
RViti
DiDtiNpNsiti
tv
DVDVVNpNstv
VVgtv
−=
−+⎟⎟⎠
⎞⎜⎜⎝
⎛−=
=
−−⎟⎟⎠
⎞⎜⎜⎝
⎛−=
−=
)(
1*)()(
0)(
)1(*)(
)(
Estas ecuaciones sólo son válidas si el convertidor trabaja en modo continuo.
5.3.3 Valor Medio de las Variables de Estado El valor medio de las variables de estado, corriente de los inductores y tensión de los
condensadores, se obtiene aplicando la teoría de balance de tensión en un inductor, es decir, la integral de tensión en el periodo ON debe ser igual y en signo opuesto al periodo en OFF, y aplicando también la teoría de balance de corriente en un condensador, donde la integral de corriente en el tiempo en ON debe ser igual y de signo opuesto al de tiempo en OFF. Por tanto, para obtener el valor medio de las variables de estado se utiliza las ecuaciones del modelo promediado igualando las tensiones de los inductores y las corrientes de los condensadores a 0.
( )
L
CoutLout
LinLoutLin
CoutCoutCin
Cin
RVi
DiDtiNpNsi
DVDVVNpNs
VVg
−=
−+⎟⎟⎠
⎞⎜⎜⎝
⎛−=
−−⎟⎟⎠
⎞⎜⎜⎝
⎛−=
−=
0
1*)(0
)1(*0
0
Ahora despejamos las variables de estado (iL y vC) y obtenemos las siguientes ecuaciones:
DVgNpNsv
Vgv
DRNpVgNsi
iDNpNsD
RNpVgNsi
Cout
Cin
LLout
LoutL
Lin
*
**
·** 2
2
2
=
=
=
==
Las ecuaciones que definen el valor medio de las variables de estado van a ser utilizadas en apartados posteriores para dimensionar correctamente los componentes de potencia.
Topología ZVT Phase-Shifted Full-Bridge
24
5.3.4 Rizado de las Variables de Estado Para dimensionar los componentes de potencia del convertidor, es necesario obtener
las ecuaciones que describen el rizado de las variables de estado, para ello debemos tener en cuenta las siguientes ecuaciones:
Cti
dttdv
Ltv
dttdi
CC
LL
)()(
)()(
=
=
Es interesante calcular el rizado de corriente del inductor LOUT, no sólo para dimensionar el inductor sino que además nos va a servir para calcular la corriente que deben soportar los semiconductores encargados de realizar la conmutación.
Partiendo de la ecuación dinámica calculada en el modo de operación ON, se puede obtener el rizado de corriente pico a pico.
Figura 5.15 Rizado de corriente del inductor de salida
1
··)()( 11
ONOUT
Cin
LoutOUT
TtCin
OUT
TtLoutL TL
VoVNpNs
iL
VoVNpNs
L
tv
dttdi ONON Δ
−=Δ⇒
−
== ==
Siendo la duración del intervalo: TON1=D*TS/2,
Sout
CoutCin
Lout TDL
VVNpNs
i *2
⎟⎟⎠
⎞⎜⎜⎝
⎛−
=Δ
Para obtener la ecuación del rizado de tensión del condensador Cout debemos utilizar la ecuación del valor promediado y particularizarla para D=1, pero en este caso, dado que la corriente del condensador tiene forma triangular (corriente AC del inductor), la tensión del condensador tendrá forma de tramos de parábola, por tanto, la obtención de la ecuación del rizado de tensión del condensador no es trivial, una buena aproximación es utilizar la siguiente expresión:
out
LoutCout C
Tsiv16
·Δ=Δ
Topología ZVT Phase-Shifted Full-Bridge
25
2***32
TsDLC
VVNpNs
voutout
CoutCin
Cout
⎟⎟⎠
⎞⎜⎜⎝
⎛−
=Δ
Como primera aproximación no se tiene en cuenta la ESR del condensador, ya veremos más adelante en el apartado de dimensionado de los componentes, que la ESR juega un factor importante en el rizado de tensión, sobre todo cuando se trata de corrientes elevadas.
Dimensionado de los Componentes de Potencia
26
6 Dimensionado de los Componentes de Potencia
El objetivo de este capítulo es calcular los parámetros de cada componente para dimensionarlos correctamente. En la Figura 6.1 se muestra el esquemático simplificado de la zona de potencia dónde podemos identificar cada uno de los componentes a dimensionar.
Figura 6.1 Esquemático de la zona de potencia
Los componentes de potencia que forman la topología Full-Bridge son:
• Inductor de salida, LOUT
• Condensador de salida, COUT
• Transformador de potencia
• Inductor resonante, LR
• Transistores de alta tensión, QA, QB, QC y QD
• Transistores de baja tensión, QLV1 y QLV2
• Filtro de entrada
En los siguientes apartados se calcula los requerimientos que debe cumplir cada uno de los componentes de la planta de potencia.
La ecuación que relaciona la entrada y salida respecto el ciclo de trabajo en régimen estacionario es la siguiente:
( ) DNpNsDM =
Las variables de estado y dimensionado de los componentes se calculan entorno al punto de trabajo del convertidor: Vg*=345Vdc, Vo*=14Vdc, Iout*=143Adc.
6.1 Diseño del Transformador El primer parámetro que debemos calcular del transformador es su ratio de
transformación, Np/Ns.
Dimensionado de los Componentes de Potencia
27
La ecuación que relaciona la entrada y salida respecto el ciclo de trabajo y ratio de transformación en régimen estacionario es la siguiente:
DNpNs
VV
IN
OUT =
De la expresión anterior obtenemos la siguiente:
NpNsDVV MAXMININMAXOUT ·)()( =
Dónde DMAX es el ciclo máximo de trabajo del convertidor que se aplica cuando
tenemos la mínima tensión de entrada y la máxima tensión de salida, que de acuerdo a las especificaciones son: VOUT(MAX) = 18V, VIN(MIN) = 240V, cuyo ciclo de trabajo máximo se fija al 90%. Sustituyendo los parámetros anteriores en la expresión anterior obtenemos la relación de espiras del transformador:
1,121218
9.0·240·
)(
)( ==⇒=== NsNpV
VV
DVNsNp
MAXOUT
MAXMININ
Conociendo la relación de espiras del transformador, podemos calcular el rango
del ciclo de trabajo del convertidor: 18240 12 0.9 7430 12 0.19
Siendo el ciclo de trabajo nominal: ∗ 1434512 0.49
Las formas de onda tanto de corriente como de tensión del devanado del primario se muestran en la Figura 6.2.
0
-200
-400
200
400
VP
0
-5
-10
-15
5
10
15
Ip
Figura 6.2 Formas de onda de tensión y corriente del devanado primario
Dimensionado de los Componentes de Potencia
28
Para calcular la corriente RMS del primario podemos aproximar la forma de onda a una señal cuadrada, cuya amplitud corresponde a la corriente DC de salida dividida por la relación de espiras, dado que la corriente RMS de una señal cuadrada centrada en el cero es directamente su amplitud, la IPrms se calcula de la siguiente forma: 14312 11.92
La Figura 6.3 muestra las formas de onda de corriente de los devanados secundarios.
0
50
100
150
200
Is1
0
50
100
150
200
Is2
Figura 6.3 Formas de onda de corriente de los devanados secundarios
De forma similar, la forma de onda de la corriente de los devanados secundarios se puede aproximar a una señal cuadrada pero esta vez al no estar centrada en el cero la ecuación que se utiliza es diferente: √0.5 143 √0.5 101.11
Por otro lado debemos calcular la inductancia de magnetización mínima que debe tener el transformador, por norma general se calcula la LM para que su corriente de pico no supere un 10% la corriente del primario en condiciones nominales, utilizamos la siguientes expresiones: ∆ 0.1 0.1 14312 1.19
∆ 2 3451.19 0.492 100 710 710 Como resumen detallamos los parámetros calculados del transformador:
• Ratio del transformador, Np/Ns = 12
• Inductancia mínima magnetizante, LM > 710µH
• Corriente RMS del primario, IPrms = 12Arms
• Corriente RMS del secundario, IS1rms = IS2rms = 101.11Arms
Dimensionado de los Componentes de Potencia
29
6.2 Inductancia Resonante LR La inductancia resonante es uno de los parámetros claves del convertidor, pues de
ello depende la condición ZVT. Tal como se explica en el apartado 5.2.7, la inductancia resonante es la suma de la inductancia de dispersión del transformador y la inductancia externa del circuito, en ocasiones para ahorrar un componente extra, esta inductancia se implementa íntegramente en el transformador, en otras ocasiones es conveniente añadir un inductor en serie.
El valor mínimo de la inductancia resonante depende de la tensión de entrada (VIN_NOM), de la capacidad parásita de salida de los transistores del puente inversor (COSS), de la capacidad parásita entre el devanado del transformador (CXFMR) y de la corriente mínima de primario para cumplir con la condición ZVT (IPRI(min)).
La capacidad parásita de salida de un mosfet depende de su construcción, en esta aplicación utilizando la tecnología FDmeshTM II, cuya construcción se caracteriza por ser vertical, podemos obtener mosfets con una COSS de 250pF (concretamente la referencia STW47NM60ND de STMicroelectronics).
Referente a la capacidad parásita del transformador, es complicado obtener un valor preciso, definiremos 20pF como valor aproximado.
Utilizamos la ecuación del apartado 5.2.7.3 para calcular la LR: 83⟨ ⟩ ∆ 2
Sustituyendo los parámetros de la ecuación anterior por sus valores numéricos se obtiene lo siguiente: 83 250 20 345
43 36 2 112
3.16 Una vez calculada la Lr, el tiempo máximo de transición (tiempo muerto entre la
conmutación del transistor superior y el inferior) puede calcularse utilizando la siguiente expresión:
2 183 2 13.16 83 250 20
73.17
Dime
6.3
conti
límitlímitde sa
La Fcondrizadmínim
ecuac
Bridg
ensionado d
Inductor La corrien
inua de salid
El valor mte de modo te de modo alida.
Para calcuFigura 6.4
diciones de do, por tantma con la m
L
I
I
OUT
CritO
CritO
(
(
Para obten
El rizado ción:
La frecuenge es el dob
La corrien
de los Comp
de Salida Lnte media dda, de acuer
mínimo de de conduccde conducc
ular la indu muestra ecarga míni
to obtendremmitad del riz
(Vo
P
i
t
Loutt
434*12/1
min
2
)
)
>
==
=Δ=
ner un marg
de la corrie
ncia de rizble de la frec
nte de pico s
ponentes de
LOUT del inductor rdo a las esp
inductanciación continuión continu
Figura 6.4 Lí
uctancia crítel límite dma la corrimos la induzado.
AdcVVdc
VW
L
VNpNs
OU
Cin
28*1445
214
400
4
−
==
⎜⎜⎝
⎛−
=
gen de segur
ente del ind
LNpN
iLout
⎜⎜⎝
⎛
=Δ
ado del indcuencia de c
se calcula ut
e Potencia
30
de salida cpecificacion
iLout 14=
a depende dua. Normalmua esté entre
ímite de conduc
tica se utilizde conducciente mediauctancia mí
)Vdc
Adc
DTV
SUT
Cout
1049.0
28
⎟⎟⎠
⎞−
ridad, se de
ductor de sa
fL
VVNpNs
SWOUT
CouCin
2·
−
ductor de sconmutació
utilizando la
correspondenes:
Adc43
de la frecuemente se die un 10% y
cción continúa
za la expresción contina de salida ínima igual
LkHz
LD
O
OUT
00
*
⇒
>⇒
fine el valor
alida se cal
Dut
.36* =⎟⎟⎠
⎞
alida en el ón debido a
corriente m
directamen
encia de conseña el indu20% de la p
sión de rizanua, podemcorrespond
lando la cor
nH
I
VNpNs
OUT
CriO
Cin
645
4 (
>
⎜⎜⎝
⎛−
>
r de la indu
lcula utiliza
App13
caso de lala rectificac
media y el ri
nte a la corr
onmutación uctor para qpotencia nom
ado de corrmos ver qude a la mitaorriente de s
H
DTV
Sit
C
*)
1 ⎟⎟⎠
⎞−
uctancia a 1µ
ando la sigu
a topología ción comple
izado:
riente
y del que el minal
riente. ue en ad del salida
*
µH.
uiente
Full-eta.
Dimensionado de los Componentes de Potencia
31
ApeakAAdci
II LoutLoutLoutPEAK 161065,18143
2_ =+=Δ
+=
Los parámetros calculados de la inductancia de salida son:
• Inductancia de salida, LOUT = 1µH
• Corriente media del inductor de salida, <iLout> = 143Adc
• Rizado del inductor de salida, ∆iLout = 36.13App
• Corriente de pico del inductor de salida, iPeak_Lout = 161Apeak
6.4 Condensador de Salida COUT Para una correcta elección del condensador del filtro de salida (COUT), es
importante calcular tres parámetros: la capacidad mínima para tener un rizado de tensión limitado, las ESR máxima para no superar el rizado especificado, y la corriente RMS que debe aguantar el condensador. La Figura 6.5 muestra las formas de onda de la corriente y tensión del condensador
VC1
Figura 6.5 Formas de onda de corriente y tensión del condensador de salida (COUT)
La capacidad mínima se calcula utilizando la ecuación del rizado de la variable de estado correspondiente del condensador:
2·**32
TsDLC
VVNpNs
vOUTOUT
CoutCin
Cout
⎟⎟⎠
⎞⎜⎜⎝
⎛−
=Δ
FkHzHmV
TsDLv
VVNpNs
COUTCout
CoutCin
OUT μμ
1131001·49.0
1*200*32
1412345
·**32
22 =⎟⎠⎞
⎜⎝⎛ −
=Δ
⎟⎟⎠
⎞⎜⎜⎝
⎛ −>
En la Figura 6.5 se muestra la forma de onda del rizado de tensión del
condensador considerando una ESR muy baja o nula.
Para calcular la ESR máxima, debemos tener en cuenta la corriente de pico a pico que pasa por el condensador y la máxima caída que puede causar en la ESR debido a esta corriente, de este razonamiento se extrae que:
Dime
cond
6.5
en lapreseconvnorm
provoeste difer
6.5.1
conv
ensionado d
La corrien
Una vez densador de
• Ca
• Re
• Co
Filtro de EEn la may
a entrada deentes en lasvertidor. El mas EMC.
La etapa oca que pumotivo el
rencial y filt
+40
GND_
HV Connector
1 Filtro en MLa Figura
vertidor sin f
de los Comp
ES
nte RMS del
calculado salida:
apacidad mí
esistencia se
orriente RM
Entrada yoría de disee alimentacs formas dfiltro de en
de entrada eda aparecefiltro de entro en modo
00V
_HV
LCM
CYin’s
Chassi= GND
Filtro modo com
Modo Difera 6.7 muefiltro:
ponentes de
ΔΔ
<i
VoSR
Lpp
pp
l condensad
los paráme
nima de sal
erie equivale
MS del conde
eños de conción para atde onda tanntrada perm
del converer ruido tanntrada debe o común.
LNMC
CYout ’s
sD
mún
Filtro mdiferen
Figura 6.6 D
rencial stra la form
e Potencia
32
=App
mVp13,36
200
dor se calcu
etros, pode
lida, COUT >
ente máxim
ensador, IcR
nvertidores ctenuar los h
nto de corrimite cumpli
rtidor está nto conducid
estar comp
CN
modo ncial
Diagrama del fil
ma de ond
<⇒ ESRpppp
ula de la sigu
RMSIc
emos defini
> 113µF
ma, ESRMAX
RMS = 10.43A
conmutadosharmónicosiente como ir con los l
aislada respdo como rapuesto por
ltro de entrada
da de la c
Ω< m53,5
uiente form
Louti 132
=Δ=
ir las espe
< 5.53mΩ
ARMS
s se requierede conmutde tensión
límites esta
pecto el chadiado en m
dos etapas
nput
DC/DC Co
orriente de
ma:
RMSA43,10
ecificacione
e añadir un utación que n de entradablecidos po
hasis, esto emodo común
: filtro en m
mpedance
onverter
e entrada d
es del
filtro están
da del or las
efecto n. Por modo
de un
Dime
Vg(t)de lpartic
en lamediharm
Si cola coecuac
ensionado d
Podemos c. La descomla frecuenccularizada p
En la Figua entrada, laia de bajo
mónicos de c
F
Este filtroonsideramosorriente de ción:
de los Comp
Figura 6.
comprobar mposición ecia de copara nuestra
=)(g ti
ura 6.8 coma corriente p
rizado la corriente pro
Figura 6.8 Form
o suaviza las que la funentrada des
ponentes de
7 Corriente de
que el conven series deonmutación a aplicación
· LoutP
S iNND
mprobamos pulsante es s
suministraovocados po
ma de onda de l
s conmutacnción de trascompuesta
e Potencia
33
entrada pulsant
vertidor inyee Fourier de
fs, a con:
∑∞
=
+1
·2
k
P
S
kNN
que, añadisuministrada la fuenteor el conver
la corriente de
ciones de coansferencia a en series
te de un conver
ecta corriene la ig(t) conontinuación
(sinLout
P
S
kk
i
π
endo un filtda por el filte Vg, redurtidor.
entrada de un c
orriente prodel filtro esde Fourier
tidor Buck
nte pulsante ntiene harm
se detall
) (·cos kwDkπ
tro en modotro mientras
uciendo de
onvertidor Buc
oducidas pos H(s)=IIN(scorrespond
ig(t) en la fmónicos múlla la expr
)wt
o diferencias que la corr
esta form
ck
or el conver(s)/Ig(s), entode a la sigu
fuente ltiples resión
al LC riente a los
rtidor. onces uiente
Dime
)(g ti
fundacorteconvcorries ne
sencicríticcomp
del c
impledel fparal
Figur
6.5.1
impomarc
en cumáxi
ensionado d
= )·0() DH
Típicamenamental (k=
e del filtro vertidor. Siniente pulsanecesario par
Llegados illo, sin emcamente a laportamiento
Los elemeconvertidor,
Para evitementar redfiltro en lalelo con el c
ra 6.9 Método pu
Para el dis
- Cálcude te
- Cálcude co
- Diseñconv
1.1 Condens
Para una ortante calcucar la capaci
A diferencuenta ya queimo espe
de los Comp
+LoutP
S iNN
nte se dise=1) de unopaso-bajo 2
n embargo,nte de entradra cumplir c
a este puntombargo, en l
a dinámica o del mismo
entos del filincluyendo
tar la degdes de amora zona de rcondensado
práctico para amun condensador
seño de los
ulo del connsión
ulo del valoorte que per
ño de la revertidor
sador CIN
correcta eular la expridad mínim
cia del filtroe, por un lacificado
ponentes de
(∑∞
=
+1k
kjwH
eña el filtros 80dB o m2 décadas p concretamda sea de 2A
con esta espe
o, el diseñola práctica, del convert
o e incluso p
ltro de entrao la función
gradación drtiguamientresonancia. r Cf del filt
mortiguar el filtrr Cb bloqueador
componente
ndensador C
or de la indrmita cumpl
ed de amort
elección deresión del ri
ma que neces
o de salida, ado, al ser laes relativ
e Potencia
34
)·2 L
P
S
k
iNN
wπ
ro para obmás, que eqpor debajo
mente en esApp, más aecificación.
o del filtro d incluir un
rtidor, de taprovocar qu
ada afectann de transfer
del funcioto que consi
En nuestrotro, tal como
tro de entrada, ir de DC. (a) Cir
es del filtro
CIN=Cf de a
ductancia LIlir con el má
tiguamiento
el condensaizado de tensitamos.
la ESR para tensión devamente e
(sinLout
Dkπ
tener una quivale a sde la frecu
sta aplicacióadelante com.
de entrada pfiltro LC e
l forma queue el conver
n a todas lasrencia del la
namiento isten en acoo caso, utio se muestra
ncluyendo una rcuito. (b) Impe
o seguiremo
acuerdo a u
IN=Lf paraáximo rizad
o R-C para
ador del fnsión del co
ra los cálcule entrada 34elevado p
) (·cos kwtDπ
atenuación eleccionar uencia de cón se pide mprobaremo
puede parecen la entrade puede llegtidor se vue
s funciones azo de contr
del converotar la impelizaremos ua en la Figu
resistencia de aedancia de salid
s los siguien
na especific
a seleccionado de corrien
asegurar la
filtro de enondensador
los teóricos 45Vdc y el rpara nuest
(∠+ kjwHt
n del harmla frecuencconmutacióque la má
os que este
cer relativamda puede afgar a degradelva inestab
de transferrol.
rtidor se edancia de suna red R-ura 6.9.
amortiguamientda
ntes pasos:
cación de r
ar una frecunte.
a estabilida
ntrada (CINr ya que nos
no la tendrrizado de testra aplica
))w
ónico cia de ón del áxima filtro
mente fectar dar el le.
rencia
suele salida -C en
to Rf y
rizado
uencia
ad del
N), es s va a
remos ensión ación,
Dimensionado de los Componentes de Potencia
35
ΔvCIN=7,8Vpeak, y por otro lado, la corriente de rizado del condensador será pequeña, por lo que el aumento del rizado debido a la ESR es despreciable.
Para obtener la ecuación del rizado de la tensión del condensador vamos a suponer que el rizado de corriente de la bobina del filtro de entrada es cero (diseño óptimo) y por tanto la forma de onda de la corriente iCIN corresponde íntegramente a la componente alterna de la corriente del transformador.
0-5
-10
51015
I(Lin) I(Cin)
335340345350355360
Vcin
Figura 6.10 Área de carga negativa del condensador
Utilizando la ecuación de la carga del condensador:
CINvCqCVQ Δ=⇒= 2·
Podemos aproximar la carga total del condensador en el intervalo OFF como el área de un cuadrado donde:
( ) ( )LoutSLinS iD
NpNsTDiTDq
21··
21 −=−=
Por tanto, trabajando las ecuaciones anteriores podemos expresar la capacidad del condensador en función del rizado de tensión:
( ) ( )F
VppkHz
vNpTiDDNs
CCIN
SLoutIN μ948.1
8.7·2·12100
1·143·49.049.01
·4····1·
=−
=Δ
−>
La corriente RMS del condensador se aproxima como:
( ) ( ) ArmsiDNpNsDiDI LoutLinRMSC 95.5·1·2·1·2_ =−=−=
Para calcular la ESR máxima, debemos tener en cuenta la corriente de pico a pico que pasa por el condensador y la máxima caída que puede causar en la ESR debido a esta corriente, de este razonamiento se extrae que:
Ω<⇒=Δ
=ΔΔ
< 66.068.118.7
2ESR
AppVpp
iDNpNs
ViV
ESRLout
CINpp
Linpp
CINpp
Dimensionado de los Componentes de Potencia
36
Los parámetros calculados del condensador de entrada CIN son los siguientes:
• Capacidad mínima de entrada, CIN > 2.2µF
• Corriente RMS del condensador de entrada, IcRMS = 5.95ARMS
• Resistencia serie equivalente máxima, ESRMAX < 0.66Ω
6.5.1.2 Bobina LIN
El rizado de corriente de la bobina corresponde al primer harmónico de la corriente de entrada, la siguiente ecuación muestra la descomposición en series de Fourier de la corriente de entrada teniendo en cuenta sólo el primer harmónicos:
( ) ( ) ( )( )jwHwtDi
NND
jwHiNNDHti
LoutP
S
LoutP
Sg ∠++= ·cossin
·2)·0()( π
π
Siendo la corriente media de entrada:
AAiNNDi Lout
P
SLin 84.5143·
121·49.0 ===
Teniendo en cuenta que el máximo rizado de corriente es de 2App, podemos obtener la mínima atenuación del filtro en el primer harmónico de la siguiente forma:
( ) ( )2
2sin·2 AppD
ijwH Lin ≤π
π
( ) ( )DiAppjwH
Lin ππ
sin·2·1≤
( ) ( ) 269,0200267,11
2002 ≤⇒≤ kHzjHkHzjH πππ
Una vez obtenido la atenuación que debe tener el filtro a 200kHz, convertimos la atenuación en dB:
( ) dBdBkHzjH 40,11)269,0log(20][2002 −==π
Dado que el filtro LC es de segundo orden, esto significa que tenemos una caída de 40dB por década, por tanto para calcular la frecuencia de corte utilizaremos la siguiente ecuación:
( )( )kHz
decdBdBkHz
decdBdBfjH
ff SWSWcorte 2,70
10·/4040,11200
10·/40][22
)·2( ===π
La ecuación que relaciona la LIN en función de fc es la siguiente:
( ) ( ) HLHkHzFfC
L INCIN
IN μμπμπ
3.333,22,70·2·2.2
12·1
22 =⇒===
La corriente media máxima del inductor de entrada se calcula utilizando el ciclo de trabajo máximo que permita una corriente de salida de 143ª, por tanto la corriente media máxima se cumple con las siguientes condiciones:
Dimensionado de los Componentes de Potencia
37
AAiiNNDi
MAXLinVVinVVout
LoutP
SMAXMAXLin 34.8143
1217.0240
14
==⎯⎯⎯ →⎯= ==
Los parámetros calculados de la bobina LIN son los siguientes:
• Inductancia de entrada, LIN = 3.3µH
• Corriente media máxima del inductor de entrada, IIN_rms = 8,34Arms
• Rizado del inductor de entrada, ΔILin = 2App
6.5.1.3 Diseño de la Red de Amortiguamiento mediante Rf-Cb en Paralelo
La función de la red de amortiguamiento es limitar la impedancia de salida del filtro en la frecuencia de resonancia para asegurar la estabilidad del convertidor. Para el filtro de la Figura 6.9 a), se define la cantidad n como la relación entre la capacidad Cb de bloqueo DC y la capacidad del filtro de entrada Cf:
f
b
CCn =
Para un diseño óptimo, el pico de la impedancia de salida del filtro ocurre a la frecuencia fm:
nff fm +
=2
2
El valor de pico de la impedancia de salida es:
( )n
nRZ fmmo
+=
220 , donde
f
ff C
LR =0
( ) ( )( )nn
nnRR ff +++=
4234·2
20
Las ecuaciones descritas arriba permiten escoger los valores de la red de amortiguamiento RC.
A continuación, procedemos a diseñar la red RC utilizando Lf=LIN=3.3µF y Cf=CIN=2.2µF. La impedancia de entrada del convertidor, sin filtro, a bajas frecuencias, se describe por:
Ω=Ω=⎟⎠⎞
⎜⎝⎛= 60
49.012·1.0· 2
22
2 NsNp
DRZ LOAD
IN
Para asegurar la estabilidad del convertidor la impedancia de salida del filtro debe ser inferior a la impedancia de entrada del convertidor para cualquier frecuencia tal como se muestra en la Figura 6.11, por tanto se diseña la red de amortiguamiento para que
INmmo ZZ << , para un óptimo diseño fijemos una Ω= 6mmoZ .
Dimensionado de los Componentes de Potencia
38
Figura 6.11 Diagrama de bode de la impedancia de salida del filtro
Conociendo mmoZ y R0f=1.22Ω, podemos calcular n:
0·4·2
0
2
02 =⎟⎟⎠
⎞⎜⎜⎝
⎛−⎟
⎟⎠
⎞⎜⎜⎝
⎛−
mm
f
mm
f
ZoR
ZoR
nn
01654.00413.0·2 =−− nn
428.0=n
Conociendo n, podemos calcular Rf y Cb:
( ) ( )( ) Ω=⇒Ω==
+++= 48.343.381.2·
4234·2
020 ffff RRnn
nnRR
FCnFFnCC bfb μμ 1941428.0·2.2· =⇒===
6.5.2 Filtro en Modo Común La función del filtro en modo común es atenuar el ruido que aparece entre las
líneas de alimentación de entrada y chasis provocado por las conmutaciones de los mosfets de alta tensión.
La Figura 6.12 muestra el diagrama del filtro de entrada. Podemos ver que la proximidad de los mosfets de alta tensión con el chasis provoca que aparezcan unas capacidades parásitas. Cuando se produce un dv/dt elevado en el drenador de los mosfets (conmutación del mosfet), estas capacidades provocan una circulación de corriente de alta frecuencia por el chasis, la función de los condensadores CYout es reducir lo máximo posible el “loop” de corriente producido por las capacidades parásitas.
Dimensionado de los Componentes de Potencia
39
Figura 6.12 Diagrama del filtro de entrada
El valor de estos condensadores se obtiene de forma experimental, aunque una primera aproximación es utilizar un valor 10 veces mayor que la capacidad parásita, en esta aplicación fijaremos un valor inicial de 2.2nF.
Por otro lado el filtro en modo común también dispone de un choque en modo común y unos condensadores (CYin) conectados entre las líneas de alimentación y chasis. La frecuencia de corte de este filtro también se suele obtener de forma experimental ya que depende de las capacidades parásitas del sistema, fijemos una frecuencia de corte de 150kHz: 12
Definimos LCMC = 1mH: 12 11 2 150 1.12 → 1
Por tanto, los parámetros calculados del filtro son:
• Capacidad del condensador CYin = 1nF
• Valor de la inductancia en modo común, LCMC = 1mH
• Capacidad del condensador CYout = 2.2nF
6.6 Transistores de Potencia Este convertidor dispone de dos tipos de transistores de potencia, los que forman
el puente completo situados en la zona de alta tensión y los que forman la rectificación síncrona situados en la zona de baja tensión. En la Figura 6.13 se muestra el diagrama básico de ambos tipos de transistores.
Dimensionado de los Componentes de Potencia
40
Figura 6.13 Esquema básico de los transistores
La función principal de los transistores del puente completo es aplicar una tensión alterna en bornes del devanado del primario del transformador para que éste pueda transferir la energía al secundario. Mientras que la función de los transistores de la zona de baja tensión es permitir una rectificación síncrona i así poder reducir las pérdidas de conducción.
Los parámetros principales necesarios para elegir correctamente los transistores son:
- Tensión de ruptura: V(BR)DSS
- Corriente continua de drenador: ID
- Corriente pulsante en el drenador: IDpulse
- Máxima resistencia interna: RDS(on)
- Capacidades parásitas: COSS, CISS
- Características dinámicas: td(on), tr, td(off), tf
- Características del diodo parásito: IS, VSD, trr, Qrr
En la sección 5.3 se detalló los modos de funcionamiento del convertidor y se explicó la metodología de conmutación de los transistores, en esta sección vamos a entrar más en detalle sobre las formas de onda de corriente y tensión de cada transistor durante un ciclo completo para posteriormente obtener sus requerimientos.
Uno de los principales parámetros que se toma especial atención es la RDS(on), este parámetro corresponde a la resistencia que aparece entre drenador y surtidor cuando el mosfet está en conducción y por tanto define directamente las pérdidas de conducción. En el siguiente apartado se define los pasos a seguir para escoger correctamente un mosfet en función de la RDS(on).
6.6.1 Resistencia Interna del Transistor: RDS(on) La resistencia interna en ON del transistor (RDS(on)) es quizás uno de los
parámetros más complicados de escoger ya que el límite depende de la máxima disipación de potencia permitida por el dispositivo, y este dato depende a su vez de la disipación térmica.
Dimeensionado d
de los Compponentes de
Lapérdidaspérdidassencilla más o mfunción pérdidaslos elempueden ncondició
Parpreviameel encapvendrá disipado
A escoger l
Papara una
El pérdidasuna temp
Pamáxima
LleLas formson conoque relaconduccila potenpérdidas
PaRDS(on) de
EnapropiadcalculadaRDS(on) es120ºC dRDS(on) es
Patransisto
Uninformacdel tranconocido
e Potencia
41
as pérdidass de conmus de conduc
debido a qmenos conde la temp
s de conmutmentos paráno ser cons
ón de conmu
ara calcularente una estpsulado y determinad
or.
continuacióla RDS(on) m
aso 1: Calcua temperatur
primer pas permitidasperatura de
aso 2: Calcupotencia de
egado a estmas de ondaocidas, por acione la Rión, para si
ncia de disis de conducc
aso 3: Escogefinida en e
n este pado de un fa en el passpecificada
dado que nspecificada
aso 4: Calor selecciona
na vez reción suficiensistor seleo.
s de los tutación y pécción se pueque la resisstante y esperatura y tación tieneásitos del csideradas asutación a 0 v
r la máximtimación deel ambient
do por la
ón se detalmáxima.
ular la máxra de unión
aso consistes teniendo eunión deter
ular la RDS(oe disipación
te punto, ea de la corrtanto pode
RDS(on) en fuimplificar loipación corción.
ger un tranel paso 2
so escogerfabricante qso 2. Es im
a temperatnormalmente
a 25ºC.
lcular las ado
alizado el ente para cccionado b
transistores érdidas de ceden calculstencia interstá clarame
corriente. en una grancircuito, sinsumiendo qvoltios (ZV
ma RDS(ON) e la resistencte (RthC-A),
geometría
lla los paso
xima potencespecifica
e en calculen cuenta lrminada.
on) requeridan calculada e
l valor Pmriente del tremos obtenefunción de os cálculos responde ú
nsistor del f
remos el que cumpla
mportante tentura de unióe suele ser
pérdidas
paso 3 alcular las bajo un pu
se divideconducciónlar de una ferna se manente definidEn cambio
n dependencn embargo que se cump
VT).
debemos ncia térmica
este parámy tamaño
os a seguir
cia de disip
lar las máxla RthJ-C, Rth
a que satisfaen el paso 1
max es conoransistor tamer una exprlas pérdidaasumiremo
únicamente
fabricante c
transistor a con la Rner en cuenón entre 110r el doble
totales par
disponemopérdidas to
unto de tr
en en n. Las forma ntiene da en o, las cia de
estas ple la
tener entre
metro o del
r para
pación
ximas hC-A a
ace la 1
ocido. mbién resión as de
os que a las
con la
más RDS(on) nta la 0ºC y de la
ra el
os de otales rabajo
Dimensionado de los Componentes de Potencia
42
Paso 5: Recalcular la máxima potencia de disipación para el transistor seleccionado
Dado que ahora conocemos la resistencia térmica que hay entre la unión y el encapsulado (Rthj-c) específica para el transistor seleccionado es posible obtener un cálculo más preciso de la máxima potencia de disipación permitida.
Paso 6: Comparar las pérdidas totales calculadas en el paso 4 para el transistor seleccionado con la potencia máxima de disipación permitida calculada en el paso 5
Llegado a este punto, es necesario comparar las pérdidas totales calculadas en el paso 4 con la potencia de disipación máxima permitida recalculada en el paso 5.
Si las pérdidas totales del paso 4 son más bajas que las máximas permitidas del paso 5, entonces habremos seleccionado el transistor adecuado, de no ser así tendremos que escoger un transistor con menos RDS(on) y repetir los pasos 4,5 y 6.
6.6.2 Mosfets del Puente Completo Como se ha indicado previamente, la función básica del puente completo es
suministrar una tensión y corriente alterna de alta frecuencia en el devanado primario del transformador. En los siguientes apartados se detalla los parámetros principales de estos mosfets.
6.6.2.1 Tensión y Corriente Drenador-Surtidor
La Figura 6.14 muestra las formas de onda de la corriente de los transistores para cada modo de funcionamiento.
VQB VQD+400
I(QB) I(QD)
Figura 6.14 Formas de onda de la corriente del puente completo
Dimensionado de los Componentes de Potencia
43
La tensión entre drenador y surtidor de los transistores cuando están en OFF corresponde a la tensión de entrada, de acuerdo a las especificaciones, la máxima tensión de entrada es de 430V, por tanto los transistores deben aguantar al menos 550V para permitir posibles picos se sobretensión provocados por los elementos parásitos.
La corriente de pico de los transistores (IDpeak) se obtiene utilizando la siguiente expresión:
P
S
SWout
CoutCin
LoutP
SLoutLoutDpeak N
NDfL
VVNpNs
INNiII ·
·4·
2⎟⎟⎟⎟⎟
⎠
⎞
⎜⎜⎜⎜⎜
⎝
⎛⎟⎟⎠
⎞⎜⎜⎝
⎛−
+=⎟⎠⎞
⎜⎝⎛ Δ+=
Particularizamos la ecuación para nuestra aplicación:
peakDpeak AAAI 4.13121·
213.36143 =⎟
⎠⎞
⎜⎝⎛ +=
Para calcular la corriente IDrms de los transistores consideraremos bajo rizado de corriente, por otro lado se comprueba que la forma de onda de la corriente de los transistores de la rama derecha no es la misma que la de la rama izquierda, sin embargo para el cálculo de la IDrms podemos considerarla equivalente para los cuatro transistores.
La corriente RMS se calcula de la siguiente forma:
RMSP
SLoutDrms AA
NNII 43.85.0
121·1435.0 ===
Por norma general, los transistores deberían aguantar al menos el doble de la corriente RMS calculada, por tanto los requerimientos de corriente y tensión para los mosfets de alta tensión son:
• Tensión de ruptura, V(BR)DSS = 550V
• Corriente continua, IDS = 21Adc
• Corriente pulsante, IDSpulse = 50Apeak
6.6.2.2 Cálculo de la máxima potencia de disipación (paso 1)
En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros del datasheet. Los parámetros necesarios se detallan a continuación:
- Tj(max): Temperatura máxima de unión
- TA: Temperatura máxima de ambiente
- RthJ-C: Resistencia térmica entre unión y encapsulado
- RthC-A: Resistencia térmica entre el encapsulado y el ambiente
La temperatura máxima de unión podemos elegir un valor conservador de 110ºC. La temperatura ambiente según las especificaciones es de 85ºC.
Obtener la RthC-A (resistencia térmica entre el encapsulado y el ambiente) en este caso particular resulta especialmente complicando dado que hay otros elementos alrededor que también se deben tener en cuenta. Por este motivo, la máxima potencia de
Dimensionado de los Componentes de Potencia
44
disipación se ha obtenido mediante simulación, cuyos resultados se indican en secciones posteriores.
Como conclusión de la simulación térmica de lo mosfets de alta tensión podemos indicar que la máxima potencia que deben disipar es de 13W cada uno.
6.6.2.3 Cálculo de la RDS(on) en función de la potencia de disipación (paso 2)
En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros que se indican en un datasheet.
Para el cálculo de las pérdidas de los transistores de alta tensión consideraremos que se cumple la condición ZVS y por tanto las pérdidas totales corresponden en a las pérdidas de conducción.
Cabe destacar que las pérdidas de conducción son diferentes para cada rama, para ello estudiaremos ambos casos por separado
6.6.2.3.1 Pérdidas de Conmutación Para calcular las pérdidas de conmutación consideraremos el rizado de corriente
de la bobina de salida nulo y por tanto tendremos en cuenta únicamente su corriente media. La ecuación que define las pérdidas de conmutación de los transistores QA y QB es la siguiente: | _ ⟨ ⟩ √0.5
La corriente de los transistores QC y QD, como se observa en la Figura 6.14, pasa a través del transistor en el sentido convencional durante el intervalo ON, de drenador a surtidor, pero durante el intervalo OFF se invierte el sentido de la corriente y la corriente se comparte entre el transistor y el diodo intrínseco, por tanto las pérdidas deben ser tratadas por intervalos. Las pérdidas de conducción durante el intervalo en ON se calculan utilizando la siguiente expresión:
( )2
)(
2/
0
2)(__ 2
···)(·1⎟⎟⎠
⎞⎜⎜⎝
⎛≈= ∫
DNNIRtiR
TP
p
sLoutonDS
tDonDS
SWQDQCONDcond
ON
Durante el intervalo OFF la corriente se reparte entre el diodo intrínseco y la resistencia RDS(on) del transistor. La Figura 6.15 muestra el circuito equivalente del transistor durante éste intervalo.
Figura 6.15 Circuito equivalente del transistor con corriente inversa
Dimensionado de los Componentes de Potencia
45
Las pérdidas de conducción del diodo anti-paralelo pueden estimarse usando la aproximación del diodo, es decir conectado con una fuente DC (VD0) representando la tensión en directa del diodo a corriente cero y una resistencia en serie (RD) que representa la resistencia equivalente del diodo en conducción, de esta forma podemos obtener la tensión en directa del diodo en función de la corriente. _
Estos parámetros se pueden obtener de la gráfica que aparece en el datasheet del transistor dónde se representa la corriente IF en función de VSD.
Utilizando la ley de Kirchhoff definimos la corriente del diodo (ID_D) y la del transistor (ID_M):
_
_
Las pérdidas de conducción instantáneas del diodo son: _ _ _
Si definimos la corriente media como ID_Dav y la rms como ID_Drms, entonces el valor promediado de las pérdidas de conducción del diodo en un periodo completo se define de la siguiente forma: 1
_ _ 1 _ __ _
Siendo,
_ ⟨ ⟩ 1 2 ⟨ ⟩ 1 2
_ ⟨ ⟩ 1 2 ⟨ ⟩ 1 2
Por tanto, definimos las pérdidas totales de los transistores QC y QD cómo:
| _ ⟨ ⟩ 2 ⟨ ⟩ 1 2⟨ ⟩ 1 2
Dimensionado de los Componentes de Potencia
46
6.6.2.3.2 Cálculo de la RDS(on) Con la ayuda de una hoja de cálculo, podemos utilizar las expresiones anteriores
para calcular la máxima RDS(on) que debe tener el mosfet en función de la máxima potencia de disipación. La Tabla 6.1 muestra los resultados.
Tabla 6.1 Cálculo de la máxima RDS(on)
Comprobamos que para no superar los 13W la RDS(on) a Tj=150ºC debe ser inferior a 189mΩ (RDS(on) < 70mΩ a Tj=25ºC).
6.6.3 Mosfets de la Rectificación Síncrona
La rectificación síncrona tiene como función principal reducir las pérdidas de conmutación provocadas por lo diodos, este modo es necesario cuando aparecen corrientes elevadas como en esta aplicación.
6.6.3.1 Tensión y Corriente Drenador-Surtidor
La Figura 6.16 muestra las formas de onda de la corriente de los transistores para cada modo de funcionamiento.
0
-200
200
400
600
800
VQB VQD+400
0
50
100
150
200
-I(MOS_LV1) -I(MOS_LV2)
Figura 6.16 Formas de onda de la corriente de la rectificación síncrona
VDS(Tjmax) 600 V Qrr 15,00 uCRDSonMAX (25ºC) 70 mOhm trr 500,00 nsRDSonMAX (Tj) 189,5 mOhm UD0 0,63 Vtr (rise) 17 ns RD 20,00 mOhmtf (fall) 7 ns Package
High Voltage Mosfet parameters
PG-TO247-3
Pcond_mosfet 13,42 W Pcond_mosfet 7,3713 WPsw_mosfet --- W Psw_mosfet --- WPcond_diode --- W Pcond_diode 1,3323 WPsw_diode --- W Psw_diode --- WPtotal 13,42 W Ptotal 8,7036 W
Losses estimation of High Voltage MosfetsMosfets QA & QB Mosfets QC & QD
Dimensionado de los Componentes de Potencia
47
La tensión entre drenador y surtidor de los transistores cuando están en OFF se calcula utilizando la siguiente expresión: 2 2 112 430 71.7
De acuerdo a las especificaciones la máxima tensión de entrada es de 430V, por tanto los transistores deben aguantar al menos 100V para soportar los posibles picos debido a ringings.
La corriente de pico de los transistores (IDpeak) se obtiene utilizando la siguiente expresión:
⎟⎟⎟⎟⎟
⎠
⎞
⎜⎜⎜⎜⎜
⎝
⎛⎟⎟⎠
⎞⎜⎜⎝
⎛−
+=⎟⎠⎞
⎜⎝⎛ Δ
+= DfL
VVNpNs
Ii
IISWout
CoutCin
LoutLout
LoutDpeak ·42
Particularizamos la ecuación para nuestra aplicación:
peakDpeak AAAI 161213.36143 =⎟
⎠⎞
⎜⎝⎛ +=
Para calcular la corriente IDrms de los transistores consideraremos bajo rizado de corriente, por tanto la corriente RMS se calcula de la siguiente forma:
RMSLoutDrms AAII 1.1015.0·1435.0 ===
Por norma general, los transistores deberían aguantar al menos el doble de la corriente RMS calculada, por tanto los requerimientos de corriente y tensión para los mosfets de baja tensión son:
• Tensión de ruptura, V(BR)DSS = 100V
• Corriente continua, IDS = 202Adc
• Corriente pulsande, IDSpulse = 320Apeak
6.6.3.2 Cálculo de la Máxima Potencia de Disipación (paso 1)
En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros del datasheet. Los parámetros necesarios se detallan a continuación:
- Tj(max): Temperatura máxima de unión
- TA: Temperatura máxima de ambiente
- RthJ-C: Resistencia térmica entre unión y encapsulado
- RthC-A: Resistencia térmica entre el encapsulado y el ambiente
La temperatura máxima de unión podemos elegir un valor conservador de 110ºC. La temperatura ambiente según las especificaciones es de 85ºC.
Obtener la RthC-A (resistencia térmica entre el encapsulado y el ambiente) en este caso particular resulta especialmente complicando dado que hay otros elementos alrededor que también se deben tener en cuenta. Por este motivo, la máxima potencia de
Dimensionado de los Componentes de Potencia
48
disipación se ha obtenido mediante simulación, cuyos resultados se indican en secciones posteriores.
Como conclusión de la simulación térmica de lo mosfets de baja tensión podemos indicar que la máxima potencia que deben disipar es de 36W cada uno.
6.6.3.3 Cálculo de la RDS(on) en función de la potencia de disipación (paso 2)
En este apartado se explica cómo obtener la potencia máxima de disipación del transistor utilizando los parámetros que se indican en un datasheet.
Dado que se trata de una rectificación síncrona, consideraremos que los tiempos muertos entre conmutaciones permiten conmutar el mosfet una vez el diodo intrínseco ha empezado a conducir y por tanto las pérdidas de conmutación se pueden despreciar.
6.6.3.3.1 Pérdidas de Conmutación Para calcular las pérdidas de conmutación consideraremos el rizado de corriente
de la bobina de salida nulo y por tanto tendremos en cuenta únicamente su corriente media. La ecuación que define las pérdidas de conmutación de ambos transistores es la siguiente: | _ ⟨ ⟩√0.5
6.6.3.3.2 Cálculo de la RDS(on) La resistencia RDS(on) en función de la potencia máxima disipada se calcula de la
siguiente forma: | _⟨ ⟩√0.5 36101.11 3.5 Ω
Por tanto, como requerimiento inicial debemos garantizar que la RDS(on) considerando el peor caso (Tj=150ºC) no supere los 3.5mΩ. Posiblemente sea necesario utilizar varios mosfets en paralelo para cumplir con este requerimiento.
Simu
7
7.1
dimeconvpara Figu
- - -
ulación en L
Simulac
SimulacióUna vez
ensionar losvertidor trab
los cálculora 7.1.
Los valore
LIN = 3.3
COSS = 4
LOUT = 1
La Tabla
Lazo Abiert
ción del C
ón Eléctricacalculado l
s componenbajando en los. El circu
Fig
es utilizados
3µH, CIN =
480pF, LR =
1µH, COUT =
7.1 muestra
Condiciofsw=100k
Paráme
Lini
LiniΔ
Cinv
CinvΔRMSCinI _
Louti
LoutiΔ
Coutv
CoutvΔRMCoutI _
o
onvertido
a los paráme
ntes de potenazo abierto uito utilizad
gura 7.1 Circui
s para la sim
2.2µF (ESR
= 2.5µH, Np
= 113µF (E
a los resultad
nes: Vin=3kHz, IOUT =
tro Valo
S
5
t 3
t 2MS
10
49
or en Laz
etros principncia, podemen el mismdo para rea
ito del converti
mulación se
R = 0.6Ω)
p/Ns = 12
SR = 5mΩ)
dos obtenid
345Vdc, Vo143A
or calculad
5.84 Adc
2 App
345 Vdc
7.8 Vpp 5.95 Arms 143 Adc
36.13 App
14 Vdc
200 mVpp 0.43 Arms
o Abierto
pales del cmos contrast
mo punto de alizar la sim
dor en lazo abie
e indican a c
)
dos de la sim
=14Vdc, D=
do Valor
6.3
2.8
344
18.6.514
34.6
14.
23513.9
o
convertidor tarlos con ltrabajo quemulación c
erto
continuación
mulación.
=60%,
simulado
37 Adc
87 App
4.7 Vdc
51 Vpp 5 Arms 43 Adc
63 App
05 Vdc
5 mVpp 9 Arms
necesariosla simulacióe hemos utilcorresponde
n:
para ón del lizado e a la
Simulación en Lazo Abierto
50
Tabla 7.1 Resultados de la simulación
Debemos tener en cuenta que el ciclo de trabajo utilizado en la simulación debe ser ligeramente superior al teórico puesto que el efecto de los tiempos muertos en las transiciones y la inductancia resonante hacen que el ciclo de trabajo efectivo sea inferior.
La Figura 7.2 muestra la forma de onda de las variables de estado obtenidas en la simulación.
00.5
11.5
22.5
GateA GateC+1.5
0-5
-10
51015
I(Lin) I(Cin)
335340345350355360
Vcin
120130140150160170
I(Lout)
13.7
13.8
13.914
14.1
VC1
Figura 7.2 Formas de onda del convertidor simulado
De los resultados de la simulación obtenemos las siguientes conclusiones:
- Aparece un rizado en la tensión de entrada por encima de las especificaciones (∆VCin < 7.9Vpp), debido a que el pico de corriente de alta frecuencia que aparece en el condensador de entrada produce un aumento instantáneo en la tensión, esto es debido en la mayor parte a la ESR del condensador de entrada. Por tanto, la capacidad debe ser ligeramente superior, y la ESR de CIN debe ser más pequeña.
- El rizado de corriente de entrada supera los 2App, posiblemente cuando se optimice la ESR de CIN el rizado de corriente también disminuirá.
- El rizado de tensión de salida es superior a 200mVpp, comprobamos que al tener forma sinusoidal es síntoma de que debemos aumentar la capacidad, de lo contrario si el rizado tuviese forma triangular (misma forma que la corriente) seria síntoma de exceso de ESR.
Simulación en Lazo Abierto
51
7.1.1 Optimización del Rizado de Tensión En base a los resultados obtenidos en la primera simulación, se realiza una
segunda simulación con los siguientes valores:
- LIN = 3.3µH, CIN = 2.8µF (ESR = 0.1Ω)
- COSS = 480pF, LR = 2.5µH, Np/Ns = 12
- LOUT = 1µH, COUT = 120µF (ESR = 3mΩ)
Los resultados de la simulación se indican en la Tabla 7.2.
Condiciones: Vin=345Vdc, Vo=14Vdc, D=60%, fsw=100kHz, IOUT = 143A
Parámetro Valor calculado Valor simulado
Lini 5.84 Adc 6.36 Adc
LiniΔ 2 App 1.3 App
Cinv 345 Vdc 344.7 Vdc
CinvΔ 7.8 Vpp 7.56 Vpp RMSCinI _
5.95 Arms 6.47 Arms
Louti 143 Adc 143 Adc
LoutiΔ 36.13 App 34.41 App
Coutv 14 Vdc 14.05 Vdc
CoutvΔ 200 mVpp 199.5 mVpp RMSCoutI _
10.43 Arms 10.22 Arms Tabla 7.2 Resultados de la segunda simulación
Se comprueba en esta segunda simulación que los nuevos valores utilizados son válidos para cumplir con las especificaciones con un margen de seguridad, por tanto los requerimientos de cada componente se pueden basar en estos resultados.
7.1.2 Comprobación del Tanque Resonante
En apartados anteriores se ha explicado la estrategia ZVT así como los requisitos necesarios para que se cumpla la condición ZVT. En este apartado se comprueba esta condición por simulación y se contrasta los cálculos teóricos del apartado 6.2.
Para la simulación se ha utilizado los siguientes parámetros:
- VIN = 345V - IOUT(min) = 43A
- Coss(eq) = 530pF (según datasheet de la referencia STW47NM60ND de STMicroelectronics)
- Para la obtención de la Lr, se ha realizado un barrido de 5µH a 20 µH en intervalos de 5µH.
- El tiempo muerto entre transición se ha fijado a 250ns para poder dar tiempo suficiente a la carga y descarga de las capacidades parásitas de los transistores.
Simulación en Lazo Abierto
52
La Figura 7.3 muestra la tensión VDS de QB en el instante de conmutación a OFF, hay que destacar que cuando la tensión VDS de QB se aproxima a VIN significa que la tensión VDS de QA se hace cero y por tanto éste puede conmutar a cero voltios. Se realiza la simulación para valores Lr de 5µH, 10µH, 15µH y 20µH.
0
0.5
1
1.5
2
2.5
GateA_1 GateB_1 GateC_1+1.5 GateD_1+1.5
0.000376 0.00038 0.000384 0.000388Time (s)
0
-100
100
200
300
400
VQB (Lr=5uH) VQB (Lr=10uH) VQB (Lr=15uH) VQB (Lr=20uH)
0
0.5
1
1.5
2
2.5
GateA_1 GateB_1 GateC_1+1.5 GateD_1+1.5
0
-100
100
200
300
400
VQB (Lr=5uH) VQB (Lr=10uH) VQB (Lr=15uH) VQB (Lr=20uH)
Tdelay(max) = 196ns
ZOOM
Lr = 5µH
Lr = 10µH
Lr = 15µH Lr = 20µH
Figura 7.3 Condición de ZVT para diferentes valores de inductancia (Lr)
Se comprueba por simulación que con una Lr de 15µH (señal de color verde) es suficiente para conmutar la rama resonante a cero voltios. Por otro lado, se comprueba que el tiempo máximo de la transición resonante (transición de la rama derecha, t(1)-t(0) visto en el apartado 5.2.2) es de 70ns, mientras que el tiempo máximo de la segunda transición (transición de la rama izquierda, t(3)-t(2) visto en el apartado 5.2.4) es de 196ns, esto es debido a que la corriente del primario en la primera transición corresponde al valor de pico, provocando que la energía acumulada en la inductancia resonante sea máxima, mientras que en la segunda transición la corriente del primario se ha reducido debido a las pérdidas y por tanto necesita más tiempo para cargar y descargar las capacidades parásitas.
Se realiza una simulación fijando la Lr a 15µH pero modificando la corriente de salida, de esta forma podemos evaluar el tiempo muerto que se debe aplicar en cada rama en función de la corriente de salida. La Tabla 7.3 muestra los tiempos muertos mínimos que debe tener las transiciones en función de la corriente de salida. Se comprueba que a más corriente de salida menor tiempo de transición es requerido para cumplir con la condición ZVT, ya que la energía acumulada en la inductancia resonante es mayor y por tanto la carga y descarga de las capacidades parásitas se realizan en un tiempo menor.
Simulación en Lazo Abierto
53
Condiciones: Vin=345Vdc, Vo=14Vdc, D=60%, fsw=100kHz, Lr = 15µH
Iout tdead time QA-QB tdead time QC-QD 41 Adc 200 ns 68 ns 49 Adc 131 ns 60 ns 60 Adc 96 ns 52 ns 77 Adc 69 ns 43 ns 107 Adc 47 ns 33 ns 143 Adc 34 ns 26 ns
Tabla 7.3 Tiempos muertos entre transiciones para Lr de 15µH en función de la corriente de salida
Si contrastamos los resultados de la simulación con los cálculos teóricos, comprobamos que la inductancia resonante calculada en el apartado 6.2 (Lrteórica = 3.16µH) no coincide con la obtenida por simulación (Lrsimulada = 15µH). Esta desviación está causada por dos temas:
- La capacidad resonante utilizada para los cálculos teóricos (Crteórica = 667pF+20pF) no coincide con la que especificada por el fabricante del mosfet (Crteórica=1060pF+20pF).
- La corriente mínima del primario utilizada para los cálculos teóricos no tiene en cuenta las pérdidas del inductor resonante durante el modo OFF, mientras que el PSIM si las tiene en cuenta.
Recalculamos el valor de inductancia mínima utilizando la ecuación del apartado 6.2 pero con los valores de la simulación: 2
2 530 20 3453.03 14 Con los parámetros optimizados, el nuevo cálculo coincide con el resultado de la simulación.
Pero, ¿debemos considerar aceptable un valor de inductancia de dispersión de 15µH? Ya sea mediante un inductor externo o mediante la inductancia de dispersión del transformador, obtener un valor de inductancia de 15µH es excesivamente elevado, ya que tal como se explica en el apartado 5.2.7.3, la inductancia de dispersión del devanado primario del transformador define la pendiente de la corriente del primario “slew rate”, y si ésta pendiente es pequeña (Lr↑↑) entonces el ciclo de trabajo efectivo se reduce, por lo que a plena carga es posible que el convertidor no pueda alcanzar la tensión de consigna en la salida.
Para intentar reducir la inductancia de dispersión se ha rediseñado la topología de tal forma que la energía inductiva acumulada en el inductor resonante se mantenga lo más constante posible durante el modo OFF, de esta forma la corriente mínima del primario será superior y por tanto a una misma corriente de salida necesitaremos menos inductancia resonante para obtener la misma energía inductiva.
Simulación en Lazo Abierto
54
7.1.3 Optimización del Tanque Resonante Durante el modo OFF (ver Figura 5.6) la corriente del primario pasa a través de la
inductancia resonante y de los transistores QA y QC. Considerando que la inductancia magnetizante es suficientemente grande para despreciar su efecto, durante este modo la corriente del inductor resonante iLr(t) es un reflejo de la corriente del secundario iLout(t) divida por la relación de espiras, es decir: |
Por tanto, el rizado de la corriente de salida afecta proporcionalmente a la corriente del inductor resonante, esto significa que en el momento de la segunda transición (t(3)-t(2) visto en el apartado 5.2.4) la energía acumulada en el inductor ha disminuido considerablemente y por tanto para cumplir la condición ZVT es requerido una Lr elevada.
La Figura 7.4 muestra una optimización en la topología ZVT Full Bridge con diodos Free-Wheeling, estos diodos tienen dos funciones principales:
- Reducir las pérdidas de Lr durante el modo OFF y así poder mantener la corriente prácticamente constante.
- Limitar los sobre picos de tensión entre drenador y surtidor de los mosfets de la rectificación síncrona que aparecen reflejados en el primario, estos sobre picos son provocados por las capacidades parásitas de los mosfets y la inductancia de dispersión del transformador.
Figura 7.4 Topología ZVT Full Bridge con diodos Free-Wheeling
Durante el modo OFF uno de los diodos Free-Wheeling aparece en paralelo con la inductancia resonante (ver Figura 7.5 a)), esto provoca que la máxima tensión del inductor sea la tensión forward del diodo. Dado que la pendiente de la corriente del inductor es proporcional a su tensión, si la tensión es pequeña la pendiente también y por tanto, la corriente se mantiene prácticamente constante.
Las formas de onda de la Figura 7.5 muestran la diferencia entre ambos circuitos (con y sin diodos Free-Wheeling). se comprueba que en el momento de conmutar a OFF el transistor QA la corriente en Lr es superior si utilizamos los diodos, y por tanto en ese instante la energía inductiva acumulada también es mayor, por lo que favorece la condición ZVT.
Simulación en Lazo Abierto
55
0
-2
-4
-6
2
4
6
8
iLr sin Dfred iLr con Dfred
Figura 7.5 Circuito equivalente durante el modo OFF y formas de onda
Para comprobar el efecto de los diodos Free-Wheeling se realiza dos simulaciones con mismas condiciones de contorno:, con la única diferencia de los diodos.
- VIN = 345V
- IOUT(min) = 43A
- Coss(eq) = 530pF (según datasheet de la referencia STW47NM60ND de STMicroelectronics)
- Lr = 5µH.
La Figura 7.6 muestra la comparación entre ambas simulaciones. Se comprueba que la transición de QB del circuito con diodos Free-wheeling se realiza a cero voltios, mientras que con el circuito sin diodos el transistor QB no conmuta a cero voltios.
0
0.5
1
1.5
2
2.5
GateA GateB GateC+1.5 GateD+1.5
0
200
400
VQB sin Dfred VQB con Dfred
Figura 7.6 Circuito equivalente durante el modo OFF y formas de onda
Como conclusión podemos indicar que si utilizamos los diodos Free-Wheeling, con una la Lr de 5µH es suficiente para que se produzca la transición a cero voltios con una corriente de salida de 43Adc, por el contrario es necesario una Lr de 15µH.
Simu
7.2
disipesta f
Mosfobtenlos rInfinAUIRmues
25ºCtambcomp
simu
tenerutiliz
ulación en L
SimulacióLa herram
pación de caforma comp
En apartafets en funcnidos hasta requisitos, fneon en laRF7669L2 stra el circu
El programC, por tanto bién se debparación en
Se observulación, por
No obstanr en cuentazando la RD
Lazo Abiert
ón Térmicamienta “Thada mosfet paramos los
ados anterioción de la mel moment
finalmente a zona de
de Internatuito utilizado
ma PSIM cdebemos teben realiza
ntre los resul
va que las ptanto los cá
Condiciofsw=100kParáme
Pd_QAPd_QBPd_QCPd_QD
Pd_LV1Pd_LV1Pd_LV2Pd_LV2
nte, la varia, por esta rS(on) a Tj=15
o
a ermal Modintroducien
s resultados
ores hemos máxima disio, se ha rease ha optadalta tensió
tional Recto para la sim
Figura 7.7
calcula las ener en cuenar utilizandoltados teóric
pérdidas calálculos son v
ones: Vin=kHz, IOUT = tro Valo
A
B
C
D
1_1
1_2
2_1 2_2
Tabla 7.4 R
ación de la Rrazón se ha50ºC, los re
56
dule” de Pndo los dato
teóricos co
calculado ipación térmalizado una do por utilión y 2 mtifier en la mulación tér
7 Modelo térmic
pérdidas unta que la co la RDS(oncos y los ob
lculadas coiválidos.
=345Vdc, V143ª, Tj=25or calculad
5.66W 5.66W 4.84W 4.84W 9.41W 9.41W 9.41W 9.41W
Resultados de la
RDS(on) en fua calculado esultados se
PSIM permios del modeon los result
la máxima mica. Tenienbúsqueda dizar la refe
mosfets en zona de b
rmica.
co en PSIM
utilizando loomparaciónn) a 25ºC. btenidos por
inciden con
Vo=14Vdc,5ºC
do Valor 55449999
a simulación tér
función de lde nuevo lmuestran e
ite obtener elo en una bados de la s
RDS(on) quendo en cuende mosfets qrencia IPWparalelo d
aja tensión
os parámetrn con los res
La Tabla r simulación
n las pérdida
D=60%,
simulado .85W .28W .89W .07W .27W .27W .27W .27W rmica
la temperatulas pérdidasn la Tabla 7
r la potencbase de datosimulación.
e debe tenenta los requque cumpla
W60R080CPde la refern. La Figur
ros del mossultados teó7.4 muest
n.
das obtenida
ura es un tes de los mo7.5.
ia de os, de
er los uisitos n con
PA de rencia ra 7.7
sfet a óricos tra la
as por
ema a osfets
Simulación en Lazo Abierto
57
(a) (b)
Tabla 7.5 Cálculo teórico de las pérdidas de los mosfets; (a) para Tj=25ºC, (b) para Tj=150ºC
VHV 345 V Ns/Np 0,08VLV 14 V Duty 48,72 %IOUT 142,9 A Tj 25,00 ºCPout 2000 W Total Losses 84,40 WFsw 170 kHz Efficiency 95,78 %
How many HV mosfets are in parallel?Reference
VDS(Tjmax) 600 V Qrr 15,00 uCRDSonMAX (25ºC) 80 mOhm trr 500,00 nsRDSonMAX (Tj) 80 mOhm UD0 0,63 Vtr (rise) 17 ns RD 20,00 mOhmtf (fall) 7 ns Package
How many LV mosfets are in parallel?Reference
VDS(Tjmax) 100 V Qrr 140 uCRDSonMAX (25ºC) 3,5 mOhm trr 61 nsRDSonMAX (Tj) 3,5 mOhm UD0 0,63 Vtr (rise) 30 ns RD 2,4 mOhmtf (fall) 14 ns Package
Pcond_mosfet 5,66 W Pcond_mosfet 4,305 WPsw_mosfet --- W Psw_mosfet --- WPcond_diode --- W Pcond_diode 0,5338 WPsw_diode --- W Psw_diode --- WPtotal 5,66 W Ptotal 4,8388 W
Pcond_mosfet 17,86 W Psw_mosfet --- WPcond_diode 0,973 W Psw_diode --- WPtotal 18,83 W
Pcopper_W1 1,133 W Pcopper_W3 2,551 WPcopper_W2 2,551 W Pcore 7,3 WPdtotal 13,53 W
Pcopper 10,2 WPcore 2 WPdtotal 12,2 W
Losses estimation of High Voltage MosfetsMosfets QA & QB Mosfets QC & QD
Low Voltage Mosfet parameters
Converter Parameters
1Infineon IPW60R08CPA
High Voltage Mosfet parameters
2
Losses estimation of Low Voltage mosfets
Losses estimation of Planar transformer (TR1)
Losses estimation of Output Inductor (Lout)
PG-TO247-3
DirectFET
IR AUIRF7669L2
VHV 345 V Ns/Np 0,08VLV 14 V Duty 48,72 %IOUT 142,9 A Tj 150,00 ºCPout 2000 W Total Losses 148,51 WFsw 170 kHz Efficiency 92,57 %
How many HV mosfets are in parallel?Reference
VDS(Tjmax) 600 V Qrr 15,00 uCRDSonMAX (25ºC) 80 mOhm trr 500,00 nsRDSonMAX (Tj) 216,6 mOhm UD0 0,63 Vtr (rise) 17 ns RD 20,00 mOhmtf (fall) 7 ns Package
How many LV mosfets are in parallel?Reference
VDS(Tjmax) 100 V Qrr 140 uCRDSonMAX (25ºC) 3,5 mOhm trr 61 nsRDSonMAX (Tj) 6,947 mOhm UD0 0,63 Vtr (rise) 30 ns RD 2,4 mOhmtf (fall) 14 ns Package
Pcond_mosfet 15,33 W Pcond_mosfet 8,2186 WPsw_mosfet --- W Psw_mosfet --- WPcond_diode --- W Pcond_diode 1,4189 WPsw_diode --- W Psw_diode --- WPtotal 15,33 W Ptotal 9,6375 W
Pcond_mosfet 35,45 W Psw_mosfet --- WPcond_diode 0,973 W Psw_diode --- WPtotal 36,42 W
Pcopper_W1 1,133 W Pcopper_W3 2,551 WPcopper_W2 2,551 W Pcore 7,3 WPdtotal 13,53 W
Pcopper 10,2 WPcore 2 WPdtotal 12,2 W
Losses estimation of High Voltage MosfetsMosfets QA & QB Mosfets QC & QD
Low Voltage Mosfet parameters
Converter Parameters
1Infineon IPW60R08CPA
High Voltage Mosfet parameters
2
Losses estimation of Low Voltage mosfets
Losses estimation of Planar transformer (TR1)
Losses estimation of Output Inductor (Lout)
PG-TO247-3
DirectFET
IR AUIRF7669L2
Especificaciones de los Componentes de Potencia
58 Confidencial
8 Especificaciones de los Componentes de Potencia
Apartado eliminado por temas de Confidencialidad.
Conclusiones
59
9 Conclusiones
La metodología seguida durante el desarrollo de este trabajo ha sido la expuesta en el diagrama de la Figura 2.1. La primera tarea ha consistido en leer y entender la especificación del convertidor que teníamos que diseñar, posteriormente se ha realizado un estudio de las diferentes topologías con aislamiento galvánico más comunes que se utilizan hoy en día, la más adecuada para esta aplicación ha sido la “Phase Shift ZVT Full Bridge”, no obstante como segunda opción se podría analizar otras topologías adecuadas para la aplicación como es la “Flyback-current-fed Push-Pull”.
Una vez se ha seleccionado la topología, se ha procedido a realizar su análisis estático, este análisis nos ha permitido obtener todas aquellas expresiones necesarias para el cálculo de las corrientes y tensiones de cada componente de potencia en régimen permanente. Por tanto, el objetivo cumplido de este análisis nos ha permitido dimensionar los componentes y obtener sus parámetros principales, para posteriormente compararlos con la simulación, cuyo programa utilizado ha sido PSIM.
Con la ayuda de PSIM se ha corregido algunos aspectos no considerados en el análisis teórico, como son las pérdidas de la inductancia resonante (Lr). Según los cálculos, el valor mínimo era de 3.9µH, mientras que por simulación se ha demostrado que era necesario una inductancia mínima de 15µH para cumplir con la condición ZVT a carga mínima, posteriormente se ha comprobado que considerando las pérdidas en el cálculo teórico, la inductancia calculada teóricamente coincidía con la obtenida en simulación. Por otro lado, se ha demostrado que la influencia de unos diodos Free-Wheeling en el inductor resonante reducía las pérdidas y por tanto, permitía utilizar una inductancia resonante de 5 µH en lugar de 15µH, por lo que se ha aplicado una optimización en la topología.
La obtención de los requerimientos de los mosfets, tanto de alta como de baja tensión, ha sido una tarea laboriosa, para ello se ha definido unos pasos para calcular la máxima RDS(on) de los mosfet en función de la máxima potencia de disipación, cuyo parámetro es uno de los más importantes. El cálculo de las pérdidas se ha realizado de forma teórica y contrastado con el modelo térmico de PSIM.
Con respecto al filtro de entrada, el hecho de que la zona de alta tensión (entrada) tenga los dos puntos flotantes respecto el chasis (masa) hace que pueda aparecer ruido en modo común, por esta razón ha sido necesario incluir un filtro en modo común aparte del filtro en modo diferencial.
Finalmente, en el último apartado se ha detallado los requerimientos de cada componente en base a todo el trabajo realizado previamente. Este último apartado tiene varios objetivos, el primer objetivo consiste en recopilar toda la información de cada componente en un sólo apartado que, posteriormente de ser necesario una optimización, podamos acceder a sus requerimientos de una forma rápida. En las medianas y/o grandes empresas se crea la necesidad de repartir las tareas por departamentos, concretamente el departamento que se encarga de buscar alternativas a nivel económico de cada componente es el departamento de compras, el segundo objetivo de los requerimientos es permitir una cierta autonomía a este departamento en la búsqueda de alternativas.
Cabe destacar que previamente a la edición de los esquemáticos es necesario realizar el análisis dinámico del convertidor para obtener su función de transferencia y diseñar el compensador. Este paso es necesario para confirmar que, con los
Conclusiones
60
componentes actuales el convertidor, puede cumplir con los requerimientos dinámicos. Puede pasar que para limitar la impedancia de salida del convertidor sea necesario aumentar la capacidad de salida aun optimizando el compensador. Por tanto esto es una de las tareas pendientes.
Referencias
61
Referencias [1]. Libro: Erickson, Robert W, Fundamentals of Power Electronics, Segunda edición, 2000. [2]. Libro: Colonel Wm. T. McLyman, Transformer and Inductor Design Handbook, Marcel Dekker,
Tercera edición, 2004. [3]. Trabajo: Albert Trenchs, Análisis y Diseño de un Convertidor “Two-Switch Forward” con Control
Digital, 2010, 57 páginas. [4]. Nota de Aplicación: Dr. Dusan Graovac, Marco Pürschel, Andreas Kiep, MOSFET Power Losses
Calculation Using the DataSheet Parameters, Infineon, 2006, V1.1, 22 páginas. [5]. Nota de Aplicación: Dr. Ulrich Schumacher, AN-CoolMOS-03 How to Select the Right CoolMOS
and its Power Handling Capability, Infineon, 2002, V1.2, 37 páginas. [6]. Nota de Aplicación: Bill Andreycak, Phase Shitfed Zero Voltage Transition Design Considerations
and the UC3875 PWM Controller, Unitrode, 1997, U-136A, 14 páginas. [7]. Artículo de Revista: Bob Bell, Ajay Hari, Topology Key to Power Density in Isolated DC-DC
Converters, Power Electronics Technology, 2011, 5 páginas. [8]. Página Web: HTTP://www.smps.us/topologies.html [consulta] Febrero 2011.
Top Related