Unidad I - Arquitectura Cómputo

18
Ing. Sistemas Computacionales Darvin de Jesús Aguilar Gómez Semestre: 5 Grupo: S5A No. De Control 11270250 2013 Febrero 19 Tuxtla Gutiérrez, Chiapas. Arquitectura de Cómputo Unidad I Torres Robledo Walter Instituto Tecnológico de Tuxtla Gutiérrez

Transcript of Unidad I - Arquitectura Cómputo

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 1

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Darvin de Jesús Aguilar Gómez

Semestre: 5 Grupo: S5A

No. De Control

11270250

2013 Febrero 19 Tuxtla Gutiérrez,

Chiapas.

Arquitectura de Cómputo

Unidad I

Torres Robledo Walter

Instituto Tecnológico de Tuxtla Gutiérrez

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 2

INDICE

Unidad I.- Arquitectura de Cómputo

1.1 Modelos de arquitectura de cómputo

1.1.1 Clásicas………………………………………………………………………………………………..3

1.1.2 Segmentadas……………………………………………………………………………………… 3,4

1.1.3 De Multiprocesamiento…………………………………………………………………………4

1.2 Análisis de los componentes

1.2.1 CPU…………………………………………………………………………………………………….5

1.2.1.1 Arquitecturas……………………………………………………………………………………..5

1.2.1.2 Tipos………………………………………………………………………………………………..5

1.2.1.3 Características…………………………………………………………………………………….6

1.2.1.4 Funcionamiento (ALU, unidad de control, Registros y Buses internos)…6, 7, 8

1.2.2 Memoria

1.2.2.1 Conceptos básicos del Manejo de la Memoria……………………………………….9

1.2.2.2 Memoria Principal Semiconductora…………………………………………………….10

1.2.2.3 Memoria Caché………………………………………………………………………………10, 11

1.2.3 Manejo de la Entrada/Salida

1.2.3.1 Módulos de Entrada/Salida…………………………………………………………………11

1.2.3.2 Entrada/Salida Mediante Interrupciones…………………………………………......12

1.2.3.3 Acceso Directo a Memoria………………………………………………………………...12

1.2.3.4 Canales y Procesadores de Entrada/Salida………………………………………......13

1.2.4 Buses

1.2.4.1 Tipos de Buses………………………………………………………………………………….13

1.2.4.2 Estructura de los Buses…………………………………………………………………..….13

1.2.4.3 Jerarquías de los Buses……………………………………………………………………….14

1.2.5 Interrupciones………………………………………………………………………………………………..14

Cuestionario…………………………………………………………………………………………………..15, 16, 17

Referencias……………………………………………………………………………………………………………18

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 3

Arquitectura de Computadoras

1.1 Modelos de arquitecturas de

cómputo.

1.1.1.- Arquitecturas Clásicas.

Estas arquitecturas se desarrollaron en las

primeras computadoras electromecánicas

y de tubos de vacío. Aun son usadas en

procesadores empotrados de gama baja y

son la base de la mayoría de las

arquitecturas modernas.

Arquitectura Mauchly-Eckert (Von

Newman)

La principal desventaja de esta

arquitectura, es que el bus de datos y

direcciones único se convierte en un

cuello de botella por el cual debe pasar

toda la información que se lee de o se

escribe a la memoria, obligando a que

todos los accesos a esta sean secuenciales.

Esto limita el grado de paralelismo

(acciones que se pueden realizar al mismo

tiempo) y por lo tanto, el desempeño de la

computadora. Este efecto se conoce como

el cuello de botella de Von Newman.

Los elementos principales de un

computador son: La unidad de

procesamiento central (CPU), la memoria

principal, el subsistema de entrada y salida

y algunos medios de interconexión de

todos estos componentes. La CPU, por su

parte consta de una unidad de control, una

unidad aritmético-lógica (ALU), registros

internos e interconexiones.

1.1.2.- Arquitecturas Segmentadas.

Las arquitecturas segmentadas o con

segmentación del cauce buscan mejorar el

desempeño realizando paralelamente

varias etapas del ciclo de instrucción al

mismo tiempo.

El procesador se divide en varias unidades

funcionales independientes y se dividen

entre ellas el procesamiento de las

instrucciones.

Segmentación o Entubamiento:

Consiste en dedicar unidades

específicas del procesador a cada

una de las partes del ciclo de

instrucción y ejecutarlas

paralelamente.

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 4

Segmentación del Cause: La

unidad de control se subdivide en

dos o más funcionales, cada

encargada de llevar a cabo una

parte del ciclo de instrucción.

Segmentación del Cause (2): La

mejora en el rendimiento no es

proporcional al número de

segmentos en el cauce debido a

que cada etapa no toma el mismo

tiempo en realizarse, además de

que se puede presentar

competencia por el uso de algunos

recursos como la memoria

principal.

1.1.3.- Arquitecturas de

Multiprocesamiento.

Cuando se desea incrementar el

desempeño más allá de lo que permite la

técnica de segmentación del cauce (limite

teórico de una instrucción por ciclo de

reloj), se requiere utilizar más de un

procesador para la ejecución del programa

de aplicación.

Los Procesadores vectoriales son

computadoras pensadas para aplicar un

mismo algoritmo numérico a una serie de

datos matriciales, en especial en la

simulación de sistemas físicos complejos.

Tales como simuladores para predecir el

clima, explosiones atómicas, reacciones

químicas complejas, etc., donde los datos

son representados como grandes números

de datos en forma matricial sobre los que

se deben se aplicar el mismo algoritmo

numérico.

Sistemas SMP (Multiprocesadores

Simétricos) son varios procesadores que

comparten la misma memoria principal y

periféricos de I/O, normalmente

conectados por un bus común.

Se conocen como simétricos, ya que

ningún procesador toma el papel de

maestro y los demás de esclavos, sino que

todos tienen derechos similares en cuanto

al acceso a la memoria y periféricos y

ambos son administrados por el sistema

operativo.

Clúster es un conjunto de computadoras

independientes conectadas en una red de

área local o por un bis de interconexión y

que trabajan cooperativamente para

resolver un problema.

Las CPU de multiprocesamiento:

SISO – (Instrucción Simple de un

Solo Operando) computadoras

independientes.

SIMO – (Una Sola Instrucción de

Múltiples Operando) procesadores

vectoriales.

MISO – (Instrucción Múltiple de

un Solo Operando) No

implementado.

MIMO – (Instrucción Múltiple de

Múltiple Operando) sistemas

SMP, Clúster.

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 5

1.2. Análisis de los componentes

1.2.1 CPU

La CPU (Unidad Central de

Procesamiento) es el cerebro de las

computadoras, su función es ejecutar

programas almacenados en la memoria

principal buscando sus instrucciones y

examinándolas para después ejecutarlas

una tras otra, los componentes están

conectados por un bus.

La unidad Central de Proceso (CPU)

contiene una serie de registros de

memoria que contienen los operando y el

resultado de las operaciones.

Los datos de los registros generales que

contienes los operando se llevan a los

registros de entrada de la unidad

Aritmético-Lógico (ALU), la cual realiza la

operación sobre los datos de entrada.

La CPU se compone de varias partes: la

unidad de control se encarga de buscar

instrucciones de la memoria principal y

determinar su tipo, la unidad aritmética y

lógica realiza operaciones como suma y

AND necesarias para ejecutar los

programas.

También contiene una memoria pequeña

de alta velocidad que sirve para almacenar

resultados temporales. Esta memoria se

compone de varios registros, cada uno de

los cuales tiene cierto tamaño y función.

Cada registro puede contener un número,

los registros pueden leerse y escribirse a

alta velocidad. El registro más importante

es el “contador del programa” (PC), otro

registro importante es el “registro de

instrucciones” (IR).

Casi todas las instrucciones pueden

dividirse en una de dos categorías; registro-

memoria o registro-registro. Las

instrucciones registro-memoria permiten

buscar palabras de la memoria a los

registros. Una instrucción registro-registro

busca dos operando de los registros, los

coloca en los registros de entrada de la

ALU, realiza algunas operaciones con ellas

y coloca el resultado en uno de los

registros.

EL proceso de hacer pasar dos operando

por la ALU y almacenar el resultado se

llama “ciclo del camino de datos” y es el

corazón de casi todas las CPU.

1.2.1.2 Tipos de CPU

Por tamaño del ALU o del Bus de

conexión al exterior (8, 16, 32, 64

bits).

De cause segmentado o no

segmentado.

Von Newman o Harvard

Instrucciones enteras y/o de punto

flotante

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 6

Arquitectura de Harvard

1.2.1.3.- Características:

Captar instrucción: La CPU lee

una instrucción de memoria

Interpretar instrucción: la

instrucción se decodifica para

determinar qué acción es

necesaria.

Captar datos: La ejecución de una

instrucción puede exigir llevar a

cabo alguna instrucción aritmética

o lógica con datos.

Escribir datos: Los resultados de

una ejecución puede exigir leer

datos en la memoria o en un

módulo de E/S.

La CPU necesita almacenar información

temporalmente, debe recordar la posición

de la última instrucción, de forma que

pueda saber a dónde ir a buscar la

siguiente. Necesita almacenar

instrucciones y datos temporalmente

mientras una instrucción está

ejecutándose.

La ALU lleva a cabo el verdadero cálculo

o procesamiento de datos, la ALU solo

opera con datos de memoria interna del

CPU. La ALU puede tener acceso a los

MBR y a los registros visibles para el

usuario.

1.2.1.4 Funciones

Todos los CPU tienen como función

principal la ejecución de un programa

acorde a la aplicación del mismo.

Un programa es un conjunto de

instrucciones almacenadas de acuerdo al

orden en que deben ejecutarse.

Por lo tanto, toda computadora debe ser

capaz de procesar las instrucciones de su

programa en un ciclo de instrucción,

consistente en un número de etapas que

varía con casa CPU, pero que

tradicionalmente han sido tres:

Búsqueda del código de

Instrucción: Esta consiste en leer

de la memoria cual será la

siguiente instrucción a ejecutar, la

cual esta almacenada en forma de

un código numérico que indica

cuál de todas las operaciones que

puede realizar el CPU será la

siguiente y con qué operando se

ejecutara.

Decodificación: Consiste en tomar

el código numérico e identificar a

cuál de las operaciones que puede

realizar el CPU corresponde dicho

código. EL proceso contrario, la

codificación, consiste en

conociendo la instrucción,

determinar el número que la va a

representar.

Ejecución: Esta etapa se lleva a

cabo la operación sobre los datos

que se vallan a procesar. En

general, la unidad de control (CU)

genera las señales de control

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 7

necesarias para llevar los datos a

las entradas de Unidad Aritmética-

lógica (ALU), la cual efectuará las

operaciones aritméticas y lógicas.

La CPU ejecuta cada instrucción en una

serie de pasos pequeños:

Buscar la siguiente instrucción de

la memoria y colocarla en el

registro de instrucciones.

Modificar el contador de programa

de modo que apunte a la siguiente

instrucción.

Determinar el tipo de instrucción

que se trajo.

Si la instrucción utiliza una palabra

de la memoria, determinar dónde

está.

Buscar la palabra si es necesario, y

colocarla en un registro de la CPU.

Ejecutar la instrucción.

Volver al paso 1 para comenzar a

ejecutar la siguiente función.

Este proceso se conoce como “ciclo de

búsqueda–decodificacion-ejecucion”

Registros

Los registros se pueden clasificar en las

siguientes categorías:

Uso general: pueden ser asignados

por el programador a diversas

funciones, cualquier registro de

uso general puede contener el

operando para cualquier código de

operación.

Los registros de datos: pueden

usarse únicamente para contener

datos y no se pueden emplear en

el cálculo de una dirección de

operando.

Los registros de operación: pueden

ser de uso maso menos general o

pueden estar dedicados a un modo

de direccionamiento particular.

Códigos de codificación: son bits

fijados por el hardware de la CPU

como resultado de alguna

operación.

Son esenciales cuatro registros para la

ejecución de una instrucción:

Contador de programa: contiene la

dirección de la instrucción que se

va ejecutar.

Registro de instrucción:

contiene la instrucción captada

más recientemente.

Registro de dirección de memoria:

contiene la dirección de una

posición de memoria.

Registro intermedio de memoria:

contiene la palabra de datos a

escribir en memoria.

En el sistema de organización de los

registros de control y estado entran en

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 8

juego varios factores, una cuestión

importante es el soporte del sistema

operativo, otra decisión clave en el diseño

es la distribución de información de

control entre registros y memoria.

Unidad de control.

La unidad principal de este elemento es el

control, coordinación y la interpretación

de las instrucciones que componen un

programa, la unidad de control lleva

además un reloj electrónico, llamado reloj

del sistema que oscila con una frecuencia

de millones de veces por segundo.

La velocidad con que el procesador realiza

las operaciones viene determinada por

dicho reloj.

Buses internos:

El propósito del bus es de reducir la

cantidad de interconexiones entre la CPU

y los subsistemas. En sistemas más

complejos puede haber buses separados:

por un lado entre la CPU y la memoria, y

por otro, entre la CPU y los dispositivos

de entrada y salida.

Algunas arquitecturas pueden tener

además de los anteriores, un bus de

entrada y salida. Físicamente un bus está

constituido por conjuntos de cables

agrupados de acuerdo con su función. Un

bus de datos de 32 bits contiene 32 cables

individuales, cada uno de los cuales

soporta un bit de datos, el bus del sistema

es, en realidad, un grupo de buses

individuales clasificados de acuerdo a su

función.

Un único bus de datos cumple con la

función de transportar los datos de una

dirección a otra, nunca en ambas

direcciones en forma simultánea. Durante

una operación de lectura y escritura de

memoria, el bus de direcciones contiene la

dirección de la celda de memoria en la

que debe leerse o escribirse la

información.

1.2.2 Memoria

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 9

1.2.2.1 Conceptos básicos del Manejo de

la Memoria.

Los dispositivos electrónicos o

electromagnéticos en donde se almacena

la información recibida del exterior antes

de ser procesada, y la ya procesada,

constituyen la memoria. En la memoria

residen el programa que será procesado,

los datos para el proceso y los resultados

del proceso.

La memoria es un conjunto de registros

direccionables en donde residen

instrucciones y datos.

Una memoria es un dispositivo que puede

mantenerse en por lo menos dos estados

estables por un cierto periodo de tiempo.

Cada uno de estos estados puede utilizarse

para representar un bit. A un dispositivo

con la capacidad de almacenar por lo

menos un bit se le conoce como celda

básica de memoria.

Clasificación de Memorias

Volátiles: En una memoria volátil,

ya que la información que contiene

no se conserva de manera

permanente. Si se interrumpe la

energía dicha información se

pierde.

RAM (Memoria de Acceso

Aleatorio) Memoria de

almacenamiento primario.

Almacena temporalmente

instrucciones de programas y

datos.

RAM Estática (SRAM): Es un

dispositivo digital, basado en los

mismos elementos que usa el

procesador. Se forma con flip-

flops. Se utiliza con memoria

caché. Rápido pero cara.

RAM Dinámica (DRAM): Se

almacenan los datos en la

capacitancia parásita de un

transistor. Como el capacitor se

descarga necesita reescribirse el

dato con frecuencia. Alta densidad,

baratas pero lentas. La presencia o

ausencia de carga en un

condensador se interpreta como el

uno (1) o el cero (0) binario.

No Volátiles: La información

permanece hasta que se modifique

intencionalmente. Conservan la

información aún sin suministro de

energía.

ROM: (Memoria sólo de lectura)

Es una memoria no volátil, porque

el computador puede leer

información de ella pero nunca

escribir información nueva. Las

ROM contienen las instrucciones

de arranque y otra información

crítica. No pueden modificarse a

menos que se destruya la unidad.

PROM: (Memoria de sólo lectura

programable) Es una variación de

la ROM, es la ROM en la que el

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 10

usuario puede cargar programas y

datos solo de lectura que una vez

cargados rara vez o nunca se

cambian.

EPROM: Similares a la DRAM,

guardan los datos en la carga

almacenada en la compuerta

flotante de un MOSFET especial.

Se borran con Luz Ultravioleta.

Memoria FLASH: Es un tipo de

PROM que el usuario puede

alterar con facilidad.

Memoria Caché: Se usa para

facilitar una transferencia aún más

rápida de instrucciones y datos al

procesador; es decir que se usa

para mejorar el caudal de proceso.

1.2.2.2 Memoria Principal

Semiconductora

La primera aplicación de la tecnología de

circuitos integrados en computadores dejó

a un lado la construcción del procesador

(la unidad de control y la unidad

aritmética-lógica) con chips de circuitos

integrados. Sin embargo, se encontró que

está misma tecnología podía usarse para

construir memorias.

El elemento básico de una memoria

semiconductora es la celda de memoria.

Todas las celdas de memoria de

semiconductor comparten 3 propiedades:

Dos Estados Estables: Para

representar al uno (1) y al cero (0).

Se puede escribir en ellas, al

menos una vez.

Se pueden leer para conocer el

estado.

En general las celdas tienen 3 terminales

funcionales capaces de llevar una señal

eléctrica:

Selección: Selecciona una celda de

memoria.

Control: Especifica lectura o

escritura.

3.1.- Escritura: Proporciona la

señal que fija el estado de la celda

a 0 0 1.

3.2.- Lectura de Datos: El tercer

terminal se utiliza como salida del

estado de la celda.

1.2.2.3 Memoria Caché

La memoria del computador presenta una

amplia variedad de tipos, tecnologías,

organizaciones, presentaciones y costes.

Un computador típico posee una jerarquía

de subsistemas de memoria, incluyendo

tanto memoria interna (el procesador

puede acceder a ella directamente) como

externa (el procesador acceder a ella a

través de una unidad de E/S).

Se usa para facilitar una transferencia aún

más rápida de instrucciones y datos al

procesador; es decir que se usa para

mejorar el caudal de proceso (velocidad

con que un sistema de computación puede

realizar el trabajo). Al igual que la RAM, el

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 11

caché es un área de almacenamiento de

alta velocidad para las instrucciones de los

programas y los datos, pero es 10 veces

más rápida que la RAM y mucho más

cara. Con solo una fracción de la

capacidad de la RAM, la memoria caché

sólo contiene las instrucciones y los datos

que es probable que el procesador

requiera enseguida.

Las memorias caché son de tecnología de

semiconductor de tipo estático (SRAM =

static RAM). Cuya velocidad de respuesta

se ajusta de manera muy favorable a los

tiempos del procesador.

La memoria cache se encuentra ubicada,

tanto física como lógicamente, más cerca de

la CPU que la memoria principal, lo que evita

los retardos en las transferencias sobre un

bus compartido.

1.2.3 Manejo de la Entrada/Salida

1.2.3.1 Módulos de Entrada/Salida

Los módulos de entrada y salida están

conectados con el procesador y la

memoria principal, y cada uno controla

uno o más dispositivos externos.

La arquitectura de E/S es su interfaz con el

exterior, esta arquitectura se diseña de

manera que permita una forma sistemática

de controlar las interacciones con el

mundo exterior y proporcione al sistema

operativo la información que necesita para

gestionar la actividad de E/S.

Las principales funciones y requisitos de

un módulo de entrada y salida se

encuentran dentro de las siguientes

categorías:

Control y temporización

Comunicación entre el

procesador.

Comunicación con los dispositivos.

Almacenamiento temporal de

datos.

Detección de errores.

El funcionamiento de un módulo de

entrada y salida permite que el procesador

vea una amplia gama de dispositivos de

forma simplificada. Un módulo de entrada

y salida se encarga de la mayoría de los

detalles de procesamiento presentado al

procesador una interfaz de alto nivel, se

denomina “canal de E/S”.

Hay tres técnicas de E/S principales:

1.2.3.2.- Entrada/Salida Programada

Se produce bajo el control directo y

continuo del programa que solicita la

operación de E/S. tanto en la entrada y

salida programada como con

interrupciones, el procesador es

responsable de extraer los datos de la

memoria en una salida, y almacenar los

datos en la memoria principal. El

problema con la E/S es que el procesador

tiene que esperar un tiempo considerable

hasta que el modulo en cuestión esté

preparado para recibir o transmitir datos.

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 12

1.2.3.3.- Entrada y salida mediante

interruptores

El programa genera una orden de E/S y

después continúa ejecutándose hasta que

el hardware lo interrumpe para indicar

que la operación ha concluido. La entrada

y salida con interrupciones, aunque es más

eficiente que la sencilla, también requiere

la intervención activa del procesador para

transferir los datos entre la memoria y el

módulo de E/S.

1.2.3.4 Acceso directo a memoria

Un procesador de E/S específico toma el

control de la operación para transferir un

bloque de datos. El módulo DMA

(Acceso Directo a Memoria) es capaz de

imitar al procesador y, de hecho, es capaz

de transferir datos desde memoria a través

del bus del sistema.

El módulo DMA debe utilizar el bus solo

cuando el procesador no lo necesita, o

debe forzar al procesador a que suspenda

temporalmente su funcionamiento.

Un módulo de E/S no es únicamente un

conector mecánico que permite enchufar

el dispositivo al bus del sistema, sino que

además, está dotado de inteligencia, es

decir, contiene la lógica necesaria para

permitir la comunicación entre el

periférico y el bus.

1.2.3.5 Canales y Procesadores de

Entrada/Salida.

El canal de entrada y salida representa una

ampliación del concepto de DMA. Un

canal de entrada y salida puede ejecutar

instrucciones de entrada y salida, lo que le

confiere un control completo sobre las

operaciones de entrada y salida.

Un canal selector controla varios

dispositivos de velocidad elevada y en un

instante dado, se dedica a transferir datos a

uno de esos dispositivos, es decir el canal

de entrada y salida selecciona un

dispositivo y efectúa la transferencia de

datos. Cada dispositivo o pequeño grupo

de dispositivos es manejado por un

controlador o módulo de E/S, así el canal

de entrada y salida se utiliza en lugar de la

CPU para controlar estos controladores de

E/S.

Un canal multiplexor puede manejar la

entrada y salida de varios dispositivos al

mismo tiempo. Para dispositivos de

velocidad reducida, un multiplexor de byte

acepta o transmite caracteres tan rápido

como es posible a varios dispositivos.

1.2.4 Buses

1.2.4.1 Tipos de Buses

Las líneas de bus se pueden dividir en dos

tipo genéricos:

Dedicados

Multiplexados.

Una línea de bus dedicada está asignada a

una función o a un subconjunto físico de

componentes del computador, un ejemplo

es el uso de líneas separadas para

direcciones de datos.

La ventaja del multiplexado en el tiempo

es el uso de menos líneas, la desventaja es

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 13

que necesita una circuitería más compleja

en cada módulo. La dedicación física se

refiere al uso de múltiples buses, cada uno

de los cuales conecta solo un subconjunto

de módulos.

En un solo esquema centralizado, un

único dispositivo hardware denominado

“controlador del bus o árbitro”, es

responsable de asignar tiempos en el bus,

el dispositivo puede estar en un módulo

separado o ser parte del procesador. El

bus incluye una línea de reloj a través de la

que transmite una secuencia en la que se

alternan intervalos regulares de igual

duración a uno y a cero. Todos los

dispositivos pueden leer la línea de reloj y

todos los eventos empiezan al principio

del ciclo del reloj.

La temporización síncrona es más fácil de

implementar y comprobar. Sin embargo,

es menos flexible que la temporización

asíncrona.

1.2.4.2 Estructura de los Buses

El bus del sistema está constituido,

usualmente entre 50 y 100 líneas. A cada

línea se le asigna un significado o función

particular. Se pueden clasificar en tres

grupos funcionales: líneas de datos, de

dirección y de control. El bus PCI puede

configurarse como un bus de 32 o 64 bits

Las líneas de datos proporcionan

un camino para transmitir datos en

tres los módulos del sistema. El

bus de datos generalmente consta

de 8, 16 0 32 líneas distintas cuyo

número se conoce como anchura

del bus de datos.

Las líneas de dirección se utilizan

para designar la fuente o el destino

del dato situado en el bus del dato,

las líneas de datos generalmente se

utilizan para direccionar puertos

de entrada y salida.

Las líneas de control se utilizan

para controlar el acceso y el uso de

las líneas de datos y direcciones.

Puesto que las líneas de datos son

compartidas debe existir una

forma de controlar su uso.

Físicamente el bus del sistema es de hecho

un conjunto de conductores eléctricos

paralelos, estos conductores son líneas de

metal grabadas en una tarjeta. El bus se

extiende a través de todos los

componentes del sistema cada uno de los

cuales se conecta a alguno o a todas las

líneas del bus.

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 14

1.2.4.3 Jerarquía de los Buses

Si se conecta un gran número de

dispositivos al bus, las prestaciones

pueden disminuir, hay dos causas

principales:

A más dispositivos conectados al

bus, mayor es el retardo de

propagación. Este retardo

determina el tiempo que necesitan

los dispositivos para coordinarse

en el uso del bus.

El bus puede convertirse en un

cuello de botella a medida que las

peticiones de transferencia se

aproximan a la capacidad del bus.

Este problema se puede resolver

incrementando la velocidad a la

que el bus puede transferir los

datos y utilizando buses más

anchos.

Hay un bus local que conecta el

procesador a una memoria cache y al que

pueden conectarse también uno o más

dispositivos locales. Es posible conectar

controladores de E/S directamente al bus

del sistema mediante buses de expansión.

La interfaz del bus de expansión regula la

transferencia de datos entre el bus del

sistema y los controladores conectados al

bus de expansión.

1.2.5 Interrupciones

Todos los computadores disponen de un

mecanismo mediante el que otros

módulos pueden interrumpir el

procesamiento normal de la CPU. Las

interrupciones proporcionan una forma de

mejorar la eficiencia del procesador. Con

el uso de interrupciones, el procesador

puede dedicarse a ejecutar otras

instrucciones mientras una operación de

E/S está en curso.

Para permitir el uso de interrupciones, se

añade un ciclo de interrupción al ciclo del

instrucción, en el ciclo de interrupción, el

procesador comprueba si se ha generado

alguna interrupción, indicada por la

presencia de una señal de interrupción. Si

no hay señales de interrupción pendientes,

el procesador continuo con el ciclo de

captación y accede a la siguiente

instrucción del programa en curso.

Una interrupción inhabilitada

simplemente significa que el procesador

puede y debe ignorar la señal de petición

de interrupción. Así cuando un programa

de usuario se está ejecutando y se produce

una interrupción, las interrupciones se

inhabilitan inmediatamente.

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 15

Cuestionario

1.- ¿Qué tipo de Arquitectura Segmentadas hay?

Segmentación o Entubamiento, Segmentación de Cause y Segmentación de Cause 2

2.- ¿Qué función realiza el CPU?

Es ejecutar programas almacenados en la memoria principal buscando sus instrucciones y

examinándolas para después ejecutarlas una tras otra, los componentes están conectados por

un bus.

3.- ¿Proporciona un camino para transmitir datos en tres módulos del sistema?

Las líneas de datos.

4.- ¿Se usa para facilitar una transferencia aún más rápida de instrucciones y datos al

procesador?

Memoria Caché

5.- ¿El elemento básico de una Memoria Semiconductora?

La Celda de Memoria

6.- La ROM es considerada Memoria de lectura y escritura:

Falso

7.- Los SMP son varios procesadores que comparten la misma memoria principal y

periférica de I/O:

Verdadero

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 16

8.- Cuando la CPU ejecuta cada instrucción en una serie de pasos pequeños este proceso se

conoce como “ciclo de búsqueda–decodificacion-ejecucion”

Verdadero

9.- Los dedicados y los Multiplexados son las divisiones genéricas del bus:

Verdadero

10.- La Memoria RAM está dividida por No Volátil y Volátil:

Falso

11.- Puede transportar los datos de una dirección a otra, nunca en ambas direcciones en

forma simultánea

a) ROM

b) Caché

c) Bus

12.- Es el cerebro de las computadoras y su función es ejecutar programas almacenados:

a) CPU

b) Procesador

c) RAM

13.- Almacena los contenidos de las direcciones a las que accede con mayor frecuencia:

a) PROM

b) Memoria Flash

c) Caché

14.- Lleva a cabo el verdadero cálculo o procesamiento de datos:

a) Unidad de Control

b) ALU

c) Buses

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 17

15.- El bus del sistema está compuesto por:

a) 50 a 100 líneas

b) 150 a 200 líneas

c) 0 a 50 líneas

16.- Las líneas de_______se utilizan para designar la______ o el destino del dato situado en

el bus del dato.

Dirección, Fuente

17.- Las_________proporcionan una forma de mejorar la eficiencia del procesador.

Interrupciones

18.- El bus_________puede configurarse como un bus de 32 o _____bits.

PCI, 64

19.- RAM__________se almacenan los datos en la capacitancia parásita de un transistor.

Dinámica

20.- Una_____________es un dispositivo que puede mantenerse en por lo menos

dos__________estables por un cierto periodo de _____________.

Memoria, estados y tiempo

I n g . S i s t e m a s C o m p u t a c i o n a l e s

Página 18

Referencia

Universidad Tecnológica Nacional.

Facultad Regional Rosario.

Dto. Ing. Eléctrico.

“Arquitectura de una computadora”.

Principios de Arquitectura de Computadoras

Autor: Miles J. Murdocca

Organización y Arquitectura de Computadoras

Autor: William Stallings

7° Edición

Arquitectura de Computadoras

Autor: Patricia Quiroga

Arquitectura de Computadoras

Instituto Tecnológico de Morelia

Arquitectura de Computadoras – Conexión de Procesadores (Buses).

Departamento de Arquitectura y Tecnología de Computadoras.

Universidad de Sevilla

http://www.atc.us.es

Arquitectura y Organización de Computadoras.

Subsistema de Memoria

Organización de Memoria principal