Temario de Diseño logico
-
Upload
stephany-bradbury -
Category
Documents
-
view
72 -
download
6
description
Transcript of Temario de Diseño logico
-
T.1
LABORATORIO DE DISEO LGICO
CLAVE: 1121040
GRUPO: CEL-82
TRIMESTRE: 14-I
PROFESOR:
FRANCISCO JAVIER SNCHEZ RANGEL
Cubculo: G-301: cubculo 3
e-mail: [email protected]
HORARIO DE ASESORAS:
HORARIO LUNES MARTES MIRCOLES JUEVES VIERNES
10:00-11:30 ASESORA ASESORA ASESORA ASESORA
11:30-13:00 ASESORA
13:00-14:30 ASESORA ASESORA ASESORA
14:30-16:00
16:00-17:30 ASESORA ASESORA
PRCTICAS.
PRCTICA NO. 0: CONCEPTOS BSICOS DE SISTEMAS DIGITALES
PRCTICA NO. 1: CARACTERIZACIN DE COMPUERTAS
PRCTICA NO. 2: ANLISIS DE CIRCUITOS COMBINATORIOS
PRCTICA NO. 3: DISEO DE CIRCUITOS COMBINATORIOS
PRCTICA NO. 4: DISEO DE CIRCUITOS COMBINATORIOS CON COMPUERTAS UNIVERSALES
PRCTICA NO. 5: DISEO DE CIRCUITOS ARITMTICOS
PRCTICA NO. 6: CARACTERIZACIN Y USO DE BLOQUES COMBINATORIOS
PRCTICA NO. 7: CARACTERIZACION DE FLIP FLOPS
PRCTICA NO. 8: CONTADORES
PRCTICA NO. 9: REGISTROS
PRCTICA NO. 10: MQUNAS DE ESTADO ALGORTMICAS.
EVALUACIN.
REPORTES DE LAS PRCTICAS: 40%
PARTICIPACIN: 50%
PUNTUALIDAD Y ASISTENCIA: 10%
REPORTES.
Se entregan una semana despus de haber terminado la prctica.
Por cada da hbil de retraso se calificar con 10%.
Despus de cuatro das hbiles de retraso no se reciben reportes.
El formato del reporte es el siguiente: o Cartula:
Universidad Autnoma Metropolitana Azcapotzalco. Divisin de C.B.I. Departamento de Electrnica Laboratorio de Diseo Lgico I. Nmero de la prctica.
-
T.2
Nombre de la prctica. Nmero de equipo. Nombre y matricula de los integrantes del equipo. Nombre de los profesores. Grupo. Trimestre. Fecha de entrega.
o Objetivos. o Introduccin Terica. o Desarrollo Terico. o Material y Equipo. o Desarrollo Experimental o Bibliografa y/o paginas www. o Conclusiones.
El reporte es por equipos, a excepcin de las conclusiones.
Las conclusiones son individuales y obligatorias.
Quien no entregue conclusiones, tiene cero en el reporte.
PARTICIPACIN.
Todos los integrantes del equipo participaran en el desarrollo de las prcticas.
Se debern presentar al laboratorio con el material completo.
Se debern presentar al laboratorio con Desarrollo Terico realizado.
No podrn retirarse del laboratorio antes de la hora de salida sin haber concluido la prctica.
Se revisaran los circuitos funcionando correctamente.
PUNTUALIDAD Y ASISTENCIA.
Se pasar lista a las 13:15 hrs.
Por cada 5 minutos tarde se bajar -1% de la calificacin.
El lmite para llegar tarde es a las 14:00 hrs.
Por cada falta injustificada, tendrn cero en la sesin.
A la tercera falta injustificada tendrn NA en el curso.
ESCALA DE CALIFICACIONES.
BIBLIOGRAFA. MANO, KIME; FUNDAMENTOS DE DISEO LGICO Y DE COMPUTADORAS; 3 EDICIN;
ED. PEARSON2005.
TOCCI, WIDMER, MOSS; SISTEMAS DIGITALES: PRINCIPIOS Y APLICACIONES; 10
EDICIN; ED. PEARSON 2007.
VRANESIC, BROWN; FUNDAMENTOS DE LGICA DIGITAL CON DISEO VHDL; ED.
MCGRAW-HILL 2006.
MB 90 90 > B 75
75 > S 60 NA < 60
-
T.3
MAXINEZ, ALCAL; VHDL: EL ARTE DE PROGRAMAR SISTEMAS DIGITALES, ED. CECSA
2010.
SCHNADOWER; FUNDAMENTOS DE DISEO DIGITAL Y MODELADO VHDL; UAM 2013.
SCHNADOWER; FUNDAMENTOS DE DISEO DIGITAL Y VHDL; UAM 2013.
SCHNADOWER; VHDL: MODELADO Y SNTESIS DE CIRCUITOS DIGITALES; UAM 2012.
SNCHEZ RANGEL; INSTRUCTIVO PARA EL USO DEL PROGRAMA XILINX ISE DESIGN
SUITE 12.1; UAM 2013.
DIGILENT INC.; NEXYS3 BOARD REFERENCE MANUAL, REVISION: DECEMBER 28, 2011.
DIGILENT INC.; NEXYS4 FPGA BOARD REFERENCE MANUAL, NEXYS4 REV. B; REVISED SEPTEMBER 6, 2013.
SCHNADOWER; DISEO Y APLICACIONES DE CONTROLADORES CON VHDL; UAM 2010.
CONSULTAS EN INTERNET LOS MANUALES Y LAS DATASHEET DE LOS CIRCUITOS A
UTILIZAR.
TTL DATABOOK.