TEMA 6: EL TRANSISTOR MOS · 14/42 Material Auxiliar de Clase de Dispositivos Electrónicos...
42
1/42 Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003 TEMA 6: EL TRANSISTOR MOS 6.1. Estructura física. 6.1.1 Estructura Metal Oxido Semiconductor (MOS) 6.1.2 El transistor MOS de enriquecimiento: de canal N y de canal P 6.1.3 El transistor MOS de empobrecimiento: de canal N y de canal P. 6.2. Regiones de operación. 6.2.1 Región de corte. 6.2.2 Región lineal u óhmica. 6.2.3 Región saturación. 6.3. El transistor MOS como elemento de circuito: 6.3.1 Variables de circuito y configuraciones básicas: • drenador común, • fuente común • puerta común. 6.3.2 Curvas características y modelos básicos. 6.3.3 Circuitos con transistores: Cálculo del punto de trabajo. 6.4. Familias lógicas MOS. 6.4.1 Familias NMOS: Puértas Lógicas y Funciones Booleanas 6.4.2 Familia CMOS: Puértas Lógicas y Funciones Booleanas
Transcript of TEMA 6: EL TRANSISTOR MOS · 14/42 Material Auxiliar de Clase de Dispositivos Electrónicos...
1/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TEMA 6: EL TRANSISTOR MOS
6.1. Estructura física.
6.1.1 Estructura Metal Oxido Semiconductor (MOS)
6.1.2 El transistor MOS de enriquecimiento: de canal N y de canal P
6.1.3 El transistor MOS de empobrecimiento: de canal N y de canal P.
6.2. Regiones de operación.
6.2.1 Región de corte.
6.2.2 Región lineal u óhmica.
6.2.3 Región saturación.
6.3. El transistor MOS como elemento de circuito:
6.3.1 Variables de circuito y configuraciones básicas: • drenador común, • fuente común• puerta común.
6.3.2 Curvas características y modelos básicos.
6.3.3 Circuitos con transistores: Cálculo del punto de trabajo.
6.4. Familias lógicas MOS.
6.4.1 Familias NMOS: Puértas Lógicas y Funciones Booleanas
6.4.2 Familia CMOS: Puértas Lógicas y Funciones Booleanas
2/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
LECTURAS COMPLEMENTARIAS
•• Fernández Ramos, J. y otros, "Dispositivos Electrónicos para Estudiantes de Informática" Universidad de Málaga / Manuales 2002. Tema 6: pag. 135- 176.
•• Malik, N.R.,"Circuitos Electrónicos. Análisis, Simulación y Diseño", Editorial Prentice-Hall 1996. Tema: 5: pag. 291-311, 317-322, y Tema 13: 932-950
•• Daza A. y García J. "Ejercicios de Dispositivos Electrónicos" Universidad de Málaga/Manuales 2003. Tema 4: pag 169-252.
•• http://jas.eng.buffalo.edu/education/index.html
•• http://tech-www.informatik.uni.hamburg.de/applets/cmosdemo.html
3/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
ESTRUCTURA METAL-ÓXIDO-SEMICONDUCTOR
_
_
_
_
_
_
_
_
_
_
_
_
_
_
_
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
METAL
ÓXIDO
Semiconductor
(Al)
(SiO2)
_
_
_
_
_
_
_
_
_
_
_
_
_
_
_
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
EE
_
_
_
_
_
_
_
_
_
_
_
_
_
_
_
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+E E
Canal N Canal P
AISLANTE
4/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
EL TRANSISTOR MOS DE ENRIQUECIMIENTO
p+ n+ n+p
D G SB
fuentepuertadrenadorsubstrato
n+ p+ p+
p
D G SB
fuentepuertadrenadorsubstrato
n
D
S
G B
D
S
G
D
S
G B
D
S
G
TRANSISTOR MOS de canal n: NMOS
aislante
IG = 0
Símbolos del elemento de circuito
TRANSISTOR MOS de canal p: PMOS
Símbolos del elemento de circuito
5/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
EL TRANSISTOR MOS DE EMPOBRECIMIENTO
p+ n+ n+p
D G SB
fuentepuertadrenadorsubstrato
n+ p+ p+
p
D G SB
fuentepuertadrenadorsubstrato
n
D
S
G B
D
S
G
D
S
G B
D
S
G
canal n
canal p
TRANSISTOR MOS de canal n: NMOS
Símbolos del elemento de circuito
TRANSISTOR MOS de canal p: PMOS
Símbolos del elemento de circuito
6/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
ZONA DE CORTE
n+ n+p
D GS
VGS
E
n+ n+p
D GS
VGS
VDS
VGS VT≥
Aparece un canal rico en electrones (tipo n)
n
IG = 0
B
Para que el transistor conduzca hacemos
Si VDS > 0 aparece ID > 0ID
VGS VT≤Pero si
n+ n+p
D GS
VGS
VDS
ID
ID = 0 , y estamos en CORTE
EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN
D S
G
B
D S
G
Tensión Umbral
no hay canal.
7/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
VGSVT
IDVDS
VDS POSITIVA Y PEQUEÑA
n+ n+p
D GS
VGS
VDS
E
VGD VGS VDS–=
VDS PEQUEÑA
VGD VGS≈
CAMPO ELÉCTRICO UNIFORME
VGS VT≥
ZONA LINEAL U ÓHMICA
IG = 0
VDS
ID
VGS
n+ n+n
n+ n+n
n+ n+n
Corriente de arrastre a través de un conductor cuya sección y conductividad (resistencia) se controla con VGS
R
1/R
EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN
VGS VT≥El transistor conduce D S
G
n+ n+p
D GS
VGS
VDS
n
ID
Aparece un canal n uniforme
La anchura del canal depende de VGS
8/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
VDS POSITIVA Y GRANDE VGD VGS VDS–=
VDS GRANDE
VGD VGS<
n+ n+p
D GS
VGS
E
CAMPO ELÉCTRICO NO UNIFORME
n+ n+p
D GS
VGS
VDS
n
VDS
ID
n+ n+
n+ n+n
n+ n+n
n
el canal desaparece en el extremo de drenador
VGD VT=
VGD VGS VDS–=VDS VGS VT–=
VGS FIJA
Corriente de difusión que no depende de VDS
ZONA DE SATURACIÓN
EL TRANSISTOR MOS DE ENRIQUECIMIENTO: REGIONES DE OPERACIÓN
VGS VT≥El transistor conduce
ID
Se tiene un canal n no uniforme
D S
G
9/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO
TRANSISTOR NMOS TRANSISTOR PMOS
D
S
G IG
IS
ID
vG
VS
VDS
D
G IG
ID
IS
VG
VD
VS
LKI: IG + ID + IS = 0 LKV: VG + VD + VS = 0
Elemento de tres terminales: seis variables de circuito
sólo cuatro variables independientes:
Tres configuraciones:
FUENTE COMÚN PUERTA COMÚN DRENADOR COMÚN
S
GD
VGS
VDS
IG=0
ID
+_
+
_
IG , ID , IS VG , VD , VS o bien VGD , VSD , VSG
VGS , VDS , VDG
LKV: VGS - VDS + VDG = 0 (NMOS)
(PMOS)LKV: VGD - VSD + VSG = 0
+
+
_ _
_
+
+
+
_ _
_
+
VGS VGD
VDG VSG
VSDVDS
D
GS
VGD
VSD
IG=0
IS
+_
+
_S
G
DVSG VDG
IS ID
+
_
+
_
IG = 0 ID + IS = 0
(NMOS)
(PMOS)
10/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
VGSVT
ID VDS
VDS
ID
VGS FIJA
CORTE ÓHMICA Ó SATURACIÓN
ÓHMICA SATURACIÓN
VDS VGS VT–=
D
S
G VGS VT≤
D
SG
D
SG
VGS VT≥
VDS VGS VT–≤
VDS VGS VT–≥
VGS VT≥si
y
siy
SATURACIÓN
ÓHMICA
CORTE
VDS VGS VT–«
ID β VGS VT–( )VDS≈VDS
R---------=
R β VGS VT–( )( ) 1–=
ID β VGS VT–( )VDSVDS
2
2---------–=
IDβ2--- VGS VT–( )2=
D
SG
ID
MODELOS Y CONDICIONES
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO
11/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TABLA RESUMEN DE MODELOS Y CONDICIONES
D
S
G
D
SG
D
SG
IDβ2--- VGS VT–( )2=
ID β VGS VT–( )VDSVDS
2
2---------–=
VGS VT≥VDS VGS VT–≤
VDS VGS VT–≥VGS VT≥
VGS VT≤
G
S
D
si
y
siy
si
VT 0>
S
D
G
S
DG
S
DG
ISβ2--- VSG VT–( )2=
IS β VSG VT–( )VSDVSD
2
2---------–=
VSG VT≥VSD VSG VT–≤
VSD VSG VT–≥VSG VT≥
VSG VT≤
G
S
D
si
y
siy
si
VT 0>G
S
D
VT 0< G
S
D
VT 0<
VGSVT
ID
(0,0)
G
S
D
VT 0<n+ n+
campo eléctrico con VGS 0<
n+ n+no hay canal para VGS VT= 0<
PMOSG
S
D
cambia la polaridad de los portadores
REGIÓN DE CORTE
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO
REGIÓN DE SATURACIÓN
REGIÓN ÓMICA
TRANSISTOR DE EMPOBRECIMIENTO
TRANSISTOR DE CANAL P
12/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO
Ejemplo 1: Determinar el valor de las variables de fuente común que determinan el punto de trabajo del transistor.
M
RDR
VDD
VVT = 3 volt.βΝ = 0,2 mA/V2
M
RD
VDD
+
-+
-VGS
VDS
IG=0
ID
R = 100KΩRD = 22KΩ
VDD = 10 volt.
CORTE ÓHMICA SATURACIÓN
V
V = 5 volt.
D
S
G VGS VT≤si
D
SG
IDβ2--- VGS VT–( )2=
VDS VGS VT–≥VGS VT≥si
y
D
SG
ID β VGS VT–( )VDSVDS
2
2---------–=
VGS VT≥VDS VGS VT–≤
siy
M
RSR
VDD
VT = 2 volt.
M
RS
VDD
+-
+
-
VSG
VSD
IS
IS
RD = 9KΩRS = 1KΩ
VDD = 10 volt.
R RD
Ejemplo 2: En el circuito se sabe que IS = 0,5 mA. Cálcular el valor de βP de M
M
VDD
2
R/2
IG= 0
RD
ID = 0,38mA VGS = 5 volt. VDS =1,58volt.Ej. 1 Sol.
VDD RSIS VSD RSID+ +=
ID = IS
VSD VDD RS RD+( )– IS=
M2
VDD RSIS VSGVDD
2-----------+ +=
M1
M1:
M2:
VSG 4 5, 0≥= VSD VSG VT–> 2 5,=M1:
M2:
El transistor está en saturación
VSGVDD
2----------- RS– IS=
βP2IS
VSG VT–( )2------------------------------= βP 0 16m A
V2------,=
N N
N
NEs claro que M conduce (IS>0)Y es necesario determinarsi lo hace en óhmica o saturación
VSD 5 0≥=
13/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Un algoritmo de Análisis
1. Se consideran todas las situaciones posibles, que son M = 3N,es decir si N = 1, M = 3, en concreto:i=1: M1 CORTEi=2: M1 OHMICAi=3: M1 SATURACIÓNinicializo la variable i =0
2. Tomo el caso i = i+1 y sustituyo los transistores por los modelos(transparencia anterior)
Q1
QN
Ejemplo: N=1Circuito
3. Para todos los transistores compruebo las condiciones bajo lascuales los modelos valen (transparencia anterior)
¿Se cumplen las condiciones?NO
SI
FIN: CALCULO LO QUE QUIERO DEL CIRCUITO
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITO
14/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITOEj 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
M1
VDD
ViβΜ1 = 20 μA/V2
+
-+
-VGS2=0
VDS1=VO
IG2= 0
ID1
VDD = 5 volt.
ID2βM2
2---------- VGS2 VTM2–( )2=
MOS M2:
VGS2 0=
M2
VO
+
-
VTM1 = 1 volt.VTM2 = -1 volt.
βΜ2 = 75 μA/V2M1
VDD
Vi
M2
+
-
ID2
VDS2
NMOS de empobrecimiento
Como VGS2 VTM2> M2 siempre conduce
Conducirá en su zona ómica o en saturación VDS2 VTM2–≥VDS2 VTM2–≤ o bien
VDS2 VDD VO–=Como
M2 conducirá en su zona óhmica siempre que VO VDD VTM2+≥
M2 conducirá en su zona de saturación simpre que VO VDD VTM2+≤
Vi=0)
MOS M1:
VTM2 0<
NMOS de enriquecimiento VTM1 0>
-+
VGS1
Como M1 está en corteVGS1 Vi 0= = VGS1 VTM1< ID1 0=
Para el nudo O se tiene ID2 ID1 IG2+=
O
ID2 ID1 0= =
IG1= 0
y dado que IG2 0=
La situación es tal que M1 está en corte y M2 conduce pero con corriente nula. ¡Esto solo es posible si M2 conduce en óhmica!
M2 no puede estar en saturación porque en ese caso
ID2βM2
2---------- VTM2–( )2 0>= por lo que no puede ser ID2 0=
Con M2 en zona óhmica ID2 βM2 VGS2 VTM2–( )VDS2VDS2
2
2-------------– 0= =
VTM2–( ) VDD VO–( )VDD VO–( )2
2--------------------------------– 0=
VO2 2 VDD VTM2+( )VO VDD
2 2VDDVTM2+( )+– 0=
VO
VDD 2VTM2+
VDD= VO VDD VTM2+≥
En óhmica
SOLUCIÓNVO VDD= PVDD
0=
dependiendo de si se verifica que
15/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITOEj 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
M1
VDD
ViβΜ1 = 20 μA/V2
+
-+
-VGS2=0
VDS1=VO
IG2= 0
ID1
VDD = 5 volt.
MOS M2:
M2
VO
+
-
VTM1 = 1 volt.VTM2 = -1 volt.
βΜ2 = 75 μA/V2M1
VDD
Vi
M2
+
-
ID2
VDS2
NMOS de empobrecimiento
M2 conducirá en su zona óhmica siempre que VO VDD VTM2+≥
M2 conducirá en su zona de saturación simpre que
VO VDD VTM2+≤
Vi= VDD)
MOS M1:
VTM2 0<
NMOS de enriquecimiento VTM1 0>
-+
VGS1
Como M1 conduceVGS1 Vi VDD= = VGS1 VTM1>
ID2 ID1 IG2+=
O
IG1= 0
y dado que IG2 0=
La situación es tal que tanto M1 como M2 conducen,
(Cont.)
VGS2 0=Como VGS2 VTM2> M2 siempre conduce
Conducirá en su zona ómica o en saturación dependiendo de si se verifica que VDS1 VGS1 VTM1–≥VDS1 VGS1 VTM1–≤ o bien
VDS1 VO=Como
M1 conducirá en su zona óhmica siempre que
VO VDD VTM1–≥M1 conducirá en su zona de saturación simpre que
VO VDD VTM1–≤
ID2 ID1=
pero hay que determinar en qué zona lo hace cada uno de ellosSe tienen cuatro posibilidades:
a) M1 óhmica - M2 óhmica
b) M1 óhmica - M2 saturación
c) M1 saturación - M2 óhmica
d) M1 saturación - M2 saturación
En cualquier caso para el nudo O se tiene
Por lo tanto hay que estudiar esta igualdad en cada uno de los cuatro casos y ver cuál de ellos se verifica
VO VDD VTM2+≥VO VDD VTM1–≤
VO VDD VTM1–≤ VO VDD VTM2+≤
VO VDD VTM2+≥VO VDD VTM1–≥
VO VDD VTM1–≥
VO VDD VTM2+≤
16/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITOEj 3: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
βΜ1 = 20 μA/V2+
-+
-VGS2=0
VDS1=VO
IG2= 0
ID1
VDD = 5 volt. VTM1 = 1 volt. VTM2 = -1 volt.
βΜ2 = 75 μA/V2
M1
VDD
Vi
M2
+
-
ID2
VDS2 Vi= VDD)
-+
VGS1
O
IG1= 0
(Cont.)
(Continuación)
βM1 VGS1 VTM1–( )VDS1VDS1
2
2-------------–
βM22
---------- VGS2 VTM2–( )2=
ID1 ohm( ) ID2 sat( )=
βM1 VDD VTM1–( )VOVO
2
2-------–
βM22
---------- VTM2–( )2=
VO2 2 VDD VTM1–( )VO
βM2βM1----------VTM2
2+– 0=
b) M1 óhmica - M2 saturación
VO VDD VTM1–≤
VO VDD VTM2+≤
βM12
---------- 2 VDD VTM1–( )VO VO2–[ ]
βM22
---------- VTM2–( )2=
VO2 8VO 3 75,+– 0= VO
7 5V,0 5V,
=
VO 4V≤ VO 0 5V,=
PVDDVDD ID2 sat( )⋅=
ID2 sat( )βM2
2---------- VTM2–( )2 37 5μA,= =
PVDD0 1775mW,=
VO 4V≤
Analizamos
Sustituyendo valores numéricos
Dado que se ha de cumplir la solución válida es
Para el cálculo de la potencia se tiene
17/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITOEj 4: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
M1
VDD
ViβM1 = 20 μA/V2
+-
+
-
VSG2
VDS1=VO
IG2= 0
ID1
VDD = 5 volt.
ID2βM2
2---------- VSG2 VTM2–( )2=
MOS M2:
VSG2 VDD Vi– VDD= =
M2
VO
+
-
VTM1 = 1 volt.VTM2 = 1 volt.
βM2 = 75 μA/V2
M1
VDD
Vi
M2
+
-
ID2
VSD2
PMOS de enriquecimiento
Como VSG2 VTM2> M2 conduce
Conducirá en su zona ómica o en saturación dependiendo de cual sea la relación VSD2 VDD VTM2–≥VSD2 VDD VTM2–≤ o bien
VSD2 VDD VO–=Como
M2 conducirá en su zona óhmica siempre que VO VTM2≥
M2 conducirá en su zona de saturación simpre que VO VTM2≤
Vi=0)
MOS M1:
VTM2 0>
NMOS de enriquecimiento VTM1 0>
-+
VGS1
Como M1 está en corteVGS1 Vi 0= = VGS1 VTM1< ID1 0=
Para el nudo O se tiene ID2 ID1=
O
ID2 0=
IG1= 0
y dado que ID1 0=
La situación es tal que M1 está en corte y M2 conduce pero con corriente nula.
¡Esto solo es posible si M2 conduce en óhmica!
M2 no puede estar en saturación por que en ese caso
ID2βM2
2---------- VDD VTM2–( )2 0>= por lo que no puede ser ID2 0=
Con M2 en zona óhmica ID2 βM2 VSG2 VTM2–( )VSD2VSD2
2
2-------------– 0= =
VDD VTM2–( ) VDD VO–( )VDD VO–( )2
2--------------------------------– 0=
VDD VO–( ) VDD 2VTM2–( ) VO+( )⋅ 0=
VO
VDD 2VTM2–( )–
VDD= VO VTM2≥
En óhmica
SOLUCIÓNVO VDD= PVDD
0=
IS2
18/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TRANSISTOR MOS COMO ELEMENTO DE CIRCUITOEj 4: En este circuito, determinar el valor de VO y el consumo para Vi=0 y Vi= VDD.
M1
VDD
ViβM1 = 20 μA/V2
+-
+
-
VSG2
VDS1=VO
IG2= 0
ID1
VDD = 5 volt.
ID1βM1
2---------- VGS1 VTM1–( )2=
MOS M2:
VSG2 VDD Vi– 0= =
M2
VO
+
-
VTM1 = 1 volt.VTM2 = 1 volt.
βM2 = 75 μA/V2
M1
VDD
Vi
M2
+
-
ID2
VSD2
PMOS de enriquecimiento
Como VSG2 VTM2< M2 está en corte
Conducirá en su zona ómica o en saturación dependiendo de cual sea la relación VDS1 VDD VTM1–≥VDS1 VDD VTM1–≤ o bien
VDS1 VO=Como
M1 conducirá en su zona óhmica siempre que
M1 conducirá en su zona de saturación simpre que
Vi=VDD)
MOS M1:
VTM2 0>
NMOS de enriquecimiento VTM1 0>
-+
VGS1
ID1 0=Para el nudo O se tiene ID2 ID1=
O
ID2 0=
IG1= 0
y dado que ID2 0=
La situación es tal que M2 está en corte y M1 conduce pero con corriente nula.
¡Esto solo es posible si M1 conduce en óhmica!
M1 no puede estar en saturación por que en ese caso
ID1βM1
2---------- VDD VTM1–( )2 0>= por lo que no puede ser ID1 0=
Con M1 en zona óhmica ID1 βM1 VGS1 VTM1–( )VDS1VDS1
2
2-------------– 0= =
VDD VTM2–( )VOVO
2
2----------– 0=
VO 2 VDD VTM1–( ) VO–( )⋅ 0=
VO2 VDD VTM1–( )
0=
En óhmica
SOLUCIÓNVO 0= PVDD
0=
IS2
(Cont.)
Como M1 conduceVGS1 Vi VDD= = VGS1 VTM1>
VO VDD VTM1–≤
VO VDD VTM1–≥
VO VDD VTM1–≤
19/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Vo
VA VB
VDD
MA MB
Mt
VDD
Calidad:
♦Fan-out: cuantas más puertas, más retraso♦Margen de ruido: 1.3V ♦Retraso: 10ns♦Consumo: 0.312mW (crece con la frecuencia)
AB O
AB O
VoVA
VB
Se utiliza para hacer circuitos grandes en un chip
Familia lógica NMOS
Mt puede ser de enriquecimiento
Mt
VDD
Vo
Mt
FAMILIAS LÓGICAS CON TRANSISTORES MOS
(a)
(b)
(c)
(d)
vOvIN
20/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Vo
VA VB
VDD
MNA MNB
VA
VBVo
VA VB
VA
VB
VDD
AB O
AB O
Calidad:
♦Fan-out: cuantas más puertas, más retraso♦Margen de ruido: 2.25V ♦Retraso: 8ns
Vcc=5V, CL=50pF 100kHz 5 MHz 100MHz
Consumo 74LS00 (TTL) 3 mW 3.5 mW 5 mW
Consumo 74HC00 (CMOS) 0.250 mW 3.5 mW 150 mW
Familia lógica CMOS
FAMILIAS LÓGICAS CON TRANSISTORES MOS
Comparación TTL/MOS en cuanto a consumo:
MPA
MPBMNA
MNB
MPA MPB
(a) (b)
(c)
(d)(e)
vOvIN
21/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
FUNCIONES BOOLEANAS CON TRANSISTORES MOS
Funciones Booleanas NMOS
Vo
VA
VB
VDD
MA
MB
Mt
VDDAB O
AB O
VoVA
VC
MtC C
VC MC
VB
MA
MB
MC
Vo
VC
VA
VDD
MC
MA
Mt
VB MB
f(A,B,C,D) OABCD
fN A B C D, , ,( ) A B+( )C D+=
VD MD
VDD
Vo
Mt
fN(A,B,C,D)=f(A,B,C,D)
ABCD
Vo
VD
VC
VDD
MD
MC
Mt
VB MB
VA MA
fN A B C D, , ,( ) AB C+( )D=
RED N
Estructura básica NMOS
Ejemplos de funciones NMOS
fN(A,B,C,D)
f A B C D, , ,( ) A B+( )C D+= f A B C D, , ,( ) AB C+( )D=
22/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
MPA
MPB
MPC
FUNCIONES BOOLEANAS CON TRANSISTORES MOS
Funciones Booleanas CMOS
AB O
AB
C C
f(A,B,C,D) OABCD
fN(A,B,C,D)
ABCD
Vo
VA
VB
VDD
MNC
MNB
VC
MNA
MNC
MNB
MNA
MPA
MPB
MPC
VDD
Vo
VA
VB
VC
RED N
fP(A,B,C,D)=f(A,B,C,D)
ABCD
RED P
O
Estructura básica CMOS
fN(A,B,C,D)=f(A,B,C,D)
fP(A,B,C,D)
23/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
FUNCIONES BOOLEANAS CON TRANSISTORES MOS
Funciones Booleanas CMOS
Vo
VC
VA
VDD
MNC
MNA
VB
MNB
f(A,B,C,D) OABCD
f A B C D, , ,( ) A B+( )C D+=
VD
MND
VD
VC
VDD
MND
MNC
VB
MNB
VA
MNA
f A B C D, , ,( ) AB C+( )D=Ejemplos de funciones CMOS
MPD
MPC
MPB
MPA
Vo
MPC
MPA
MPB
MPD
fN(A,B,C,D)
ABCD
RED N
ABCD
RED P
O
fP(A,B,C,D)
fp A B C D, , ,( ) A B+( )C D+= =AB C+( )D=
fN A B C D, , ,( ) A B+( )C D+=
fp A B C D, , ,( ) AB C+( )D= =A B+( )C D+=
fN A B C D, , ,( ) AB C+( )D=
24/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
VD
VC
VDD
MND
MNC
VB
MNB
VA
MNA
Vo
MPC
MPA
MPB
MPD
Vo
VD
VC
VDD
MD
MC
Mt
VB MB
VA MA
FUNCIONES BOOLEANAS CON TRANSISTORES MOS
Comparación entre implementacionesf A B C D, , ,( ) AB C+( )D=
ABCD
f
Función Booleana NMOS Función Booleana CMOS
Circuito lógico con puertas lógicas diversas:
Circuito lógico con puertas lógicas NAND:
ABCD
f
f A B C D, , ,( ) AB C+( )D=
f A B C D, , ,( ) ABD CD⋅( )=
(8 transistores)(5 transistores)
(13 transistores)CMOSNMOS
(16 transistores)
NMOS CMOS
(12 transistores)(16 transistores)
Ejemplo: Función
25/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
TEMA 6: BREVE EXPLICACIÓN DE LAS TRANSPARENCIAS
Transparencia 1: Índice
Los objetivos fundamentales de este tema son:
• Describir la estructura y los principios físicos del comportamiento de lasestructura MOS (Metal Óxido Semiconductor) y de los transistoresbasados en ella: Transistores NMOS y PMOS.
• Introducir y justificar los modelos básicos de estos dispositivos, y sucaracterización como elementos de circuito.
• Adquirir cierta práctica en el análisis de circuitos que contienentransistores MOS.
• Conocer y analizar las familias lógicas basadas en transistores MOS:Familias NMOS y CMOS.
Transparencia 2: Lecturas Complementarias
A continuación se relacionan un conjunto de Lecturas Complementarias quecompletan los contenidos desarrollados en estas transparencias:
- Fernández Ramos, J. y otros, "Dispositivos Electrónicos para Estudiantes de Informática" Universidad de Málaga / Manuales 2002. Tema 6: pag. 135- 176.
- Malik, N.R.,"Circuitos Electrónicos. Análisis, Simulación y Diseño", Editorial Prentice-Hall 1996.Tema: 5: pag. 291-311, 317-322, y Tema 13: 932-950.
- Daza A. y García J. "Ejercicios de Dispositivos Electrónicos" Universidad de Málaga/Manuales 2003. Tema 4: pag 169-252.
Por otra parte, en estas direcciones web pueden encontrarse algunasanimaciones que ilustran algunos de los conceptos que aquí se presentan:
- http://jas.eng.buffalo.edu/education/index.html
- http://jas.eng.buffalo.edu/education/mos/mosfet/mos_0.html
- http://jas.eng.buffalo.edu/education/mos/mosfet/mos_1.html
- http://jas.eng.buffalo.edu/education/mos/mosfet/mos_2.html
- http://jas.eng.buffalo.edu/education/mos/inverter/index2.html
- http://jas.eng.buffalo.edu/education/mos/tgate/index.html
26/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 3: Estructura física Metal Óxido Semiconductor
En esta transparencia se ilustra la estructura física Metal ÓxidoSemiconductor (MOS) denominada de "enriquecimiento o acumulación" y sucomportamiento en condiciones de reposo y polarización, que resulta ser la base deldispositivo electrónico denominado transistor MOS. Como se ilustra en las figuras, se tienen dos posibilidades a la hora de construir estaestructura, que dan lugar a su vez a dos tipos distintos de transistores MOS, segúnse tenga que el material semiconductor que la constituye sea de tipo P (mitadizquierda de la transparencia) o de tipo N (mitad derecha).
En el estado de equilibrio, no polarización, ilustrado en la parte superior, cadauno de los materiales está en equilibrio. En particular, en el material semiconductor(sea cual sea su tipo N o P) ambos tipos de portadores, (electrones y huecos), seencuentra aleatoriamente distribuidos por todo el material.
Cuando cualquiera de estas estructuras se polariza adecuadamente,aplicando una diferencia de potencial entre las capas de metal y semiconductor,según se muestra en la parte central e inferior de la transparencia, se crea un campoeléctrico E. Dado que el material óxido sirve de aislante e impide el paso deportadores de carga, el campo eléctrico generado actúa sobre los portadores delmaterial semiconductor cambiando su distribución en dicho material. La situación estal que los portadores mayoritarios son alejados de la interfase óxido-semiconductor,mientras que los portadores minoritarios son atraídos hacia dicha interfase.
Si la tensión de polarización es suficientemente elevada, el fenómenoresultante es la creación de una región próxima a la interfase óxido-semiconductorcaracterizada por un predominio de los portadores minoritarios frente a losmayoritarios, produciéndose de hecho una "inversión" en cuanto al tipo de portadoresque son mayoritarios en dicha región. Se dice entonces que se ha inducido un canal.Esta circunstancia, esto es, la formación del canal por acumulación de portadores, esla que justifica la denominación de enriquecimiento o acumulación que adjetiva aesta estructura MOS.
Cuando el semiconductor es de tipo P, en el canal que se genera haypredominio de electrones, por lo que se le denomina canal N. Cuando elsemiconductor es de tipo N, en el canal que se genera hay predominio de huecospor lo que se le denomina entonces canal P. La tensión aplicada capaz de inducir el canal es denomina tensión umbral VT.
27/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 4: Estructura física del Transistor MOS de Enriquecimiento o Acumulación
Esta transparencia ilustra la estructura física de los transistores MOS deenriquecimiento o acumulación. Esta denominación se debe al hecho de que es el tipode estructura MOS, para la que el canal es inducido por acumulación de portadores,la estructura que sirve de base para su construcción.
Se tiene dos tipos de transistores, el transistor MOS de canal N o NMOS enla parte superior y transistor MOS de canal P o PMOS en la parte inferior.
Como puede apreciarse en la figura, cada uno de estos transistores seconstruye añadiendo a ambos extremos de la estructura MOS correspondiente,estudiada en la transparencia anterior, dos zonas fuertemente dopadas de materialsemiconductor del mismo tipo que el del canal que será inducido (el signo ’+’ en lafigura recuerda ese fuerte dopado en dicha región) y por tanto de distinto tipo de el delmaterial semiconductor de la estructura MOS que sirve de soporte. Sobre cada unade estas zonas se crea un terminal de contacto externo, que junto a los contactos enla zona metálica y semiconductora que se emplean para polarizar la estructura MOS,constituyen los terminales de que consta un transistor MOS.
Se tiene pues un dispositivo de cuatro terminales: drenador (D), puerta (G),fuente (S) y substrato (B). En la mayor parte de los casos el terminal de substrato(B) suele estar conectado a la fuente (S) o a una tensión constante, y se puede obviarpara operar en muchos circuitos, por lo que el dispositivo se trata en muchos casoscomo si tuviera tres terminales. Los símbolos para el dispositivo considerado como decuatro o tres terminales se encuentran debajo del dibujo de la estructura física.
Al margen del funcionamiento, que veremos más adelante con más detalle, esimportante hacer notar de nuevo que entre la puerta (G) y el resto del dispositivo hayun aislante, lo que quiere decir que no pasa corriente por el terminal de puerta, esdecir siempre, lo que es una cualidad muy importante y apreciada en estostransistores.
Por otra parte, cuando se crea el canal se establece una conexión entre las doszonas fuertemente dopadas, de forma que si se fuerza una diferencia de potencialentre sus terminales, fuente (S) y el drenador (D), se tendrá una corriente eléctricaentre ellos. En ambos casos la tensión entre la puerta (G) y el substrato (S) controlatanto la formación del canal como su geometría y por lo tanto la magnitud de dichacorriente eléctrica.
Finalmente, cabe mencionar que, a diferencia de lo que ocurren en untransistor bipolar, la corriente que circula entre el drenador y la fuente de estostransistores está formada por un solo tipo de portadores, de ahí que a los transistoresMOS se les denomine también como transistores unipolares. Para el transistor NMOS
IG 0=
28/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
la corriente está formada por electrones, mientras que para el transistor PMOS lacorriente está formada por huecos.
Transparencia 5: Estructura física del Transistor MOS de Empobrecimiento o Deplexión
Esta transparencia ilustra la estructura física de los transistores MOS deempobrecimiento o deplexión. La principal diferencia entre un transistor deempobrecimiento y otro de enriquecimiento, como los vistos en la transparenciaanterior, radica en que un transistor del primer tipo, como los que se muestran en estatransparencia, esta diseñado de tal forma que presenta un canal inducido debajode la zona de puerta (G) cuando está sin polarizar. Para el transistor NMOS se tratade un canal de tipo N que une las dos islas de tipo n+ (drenador y fuente) como seilustra en la parte superior de la transparencia; mientras que para el transistor PMOSse trata de un canal P que une las islas de tipo p+, abajo en la transparencia.
Se tiene pues que éste es también un dispositivo de cuatro terminales:drenador (D), puerta (G), fuente (S) y substrato (B). En la transparencia se muestranlos símbolos para este dispositivo considerado como de cuatro o tres terminales.
En cuanto a su funcionamiento, al margen del detalle, es importante hacernotar de nuevo que al igual que en el caso del transistor de enriquecimiento, entre lapuerta (G) y el resto del dispositivo hay un aislante, lo que quiere decir que no pasacorriente por el terminal de puerta, es decir siempre.
Por otra parte, dado que en ausencia de polarización entre la puerta (G) y elsubstrato (S) existe un canal que establece una conexión entre las dos zonasfuertemente dopadas, se tendrá una corriente eléctrica entre los terminales de fuente(S) y drenador (D) si se fuerza una diferencia de potencial entre ellos. Por tanto paraeliminar el canal en este dispositivo es necesario aplicar una tensión depolaridad contraria a la aplicada en el caso del transistor de enriquecimiento, deahí la denominación de transistor de deplexión o empobrecimiento empleada.
Para este tipo de transistores, a la tensión mínima para eliminar este canal sedenomina en ingles tensión de "pinch off" VP.
Transparencia 6: El Transistor MOS de enriquecimiento: Regiones de operación: zona de CORTE
Esta transparencia trata de ilustrar el principio más básico de la operación deun transistor MOS, y de paso introducir la primera zona de operación: la región deCORTE. Vamos a usar como ejemplo un transistor NMOS de enriquecimiento, porquelos principios de funcionamiento son iguales en todos los casos.
IG 0=
29/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Observa el dibujo de la parte de arriba de la transparencia. El substrato (B) se haconectado a la fuente (S), y se ha puesto una fuente de tensión entre la puerta (G) yla fuente (S). De esta manera, la tensión en la puerta es mayor que la tensión en elsubstrato (o fuente), y aparece un campo eléctrico E hacia abajo. Comoconsecuencia, muchos electrones del substrato (recuerda que aunque sea de tipo phay electrones, que son los portadores minoritarios) se desplazan hacia arriba y seagolpan debajo de la puerta, entre las islas n+ de drenador y fuente. Si la tensión supera un cierto umbral , es decir para el número de electrones entre lasislas es tan grande que en realidad el semiconductor ya no es p, sino n. Se dice quese ha creado un canal n entre el drenador y la fuente. En estas condiciones, si ahoraponemos una fuente entre el drenador y la fuente, habrá un flujo de electronesa través del canal, es decir se establece una corriente eléctrica , como puedes veren la figura del centro de la transparencia.
Si no hay canal, y aunque pongamos una fuente no habrámovimiento de electrones, es decir . En este caso, decimos que el transistortrabaja en CORTE.
Transparencia 7: El Transistor MOS de enriquecimiento: Regiones de operación: zona ÓHMICA
Supongamos que , es decir tenemos un canal n y no estamos en corte.Si hacemos habrá una corriente a través del canal, como vimos en latransparencia anterior. Supongamos ahora que es muy pequeña, de forma que
, es decir la caída de tensión entre la puerta y el drenador( ) es aproximadamente igual a la caída de tensión entre la puerta y la fuente( ), o dicho de otra forma, el campo eléctrico cerca del drenador esaproximadamente igual al campo cerca de la fuente. Tenemos por tanto un númeroparecido de electrones atraídos en los extremos de drenador y fuente, y el canal esaproximadamente igual en ambos lados, es uniforme.
En estas condiciones, el canal se comporta como un trozo de conductor real (conuna resistencia asociada), el transistor conduce la corriente según la ley de Ohm, esdecir es corriente de arrastre (cuando se aplica el campo creado por aparece lacorriente ). Observa la gráfica de la parte de abajo de la transparencia. Verás quela relación entre y es la de una resistencia, cuyo valor es la inversa de lapendiente de la recta. Observa que la pendiente crece conforme crece . La razónes que cuanto mayor es mayor es el número de electrones y mayor la seccióndel canal, es decir el canal conduce mejor, su resistencia es menor.
Cuando estamos en estas circunstancias (recuerda que es pequeña)decimos que estamos en zona ÓHMICA o LINEAL.
VGSVT VGS VT≥
VDS 0≥ID
VGS VT≤ VDS 0≥ID 0=
VGS VT≥VDS 0>
VDSVGD VGS VDS– VGS≈=VGDVGS
VDSID
ID VDSVGS
VGS
VDS
30/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 8: El Transistor MOS de enriquecimiento: Regiones de operación: zona de SATURACIÓN
Supongamos que , es decir tenemos un canal n y no estamos en corte.Si hacemos y grande, será , es decir la caída detensión entre la puerta y el drenador ( ) es más pequeña que la caída de tensiónentre la puerta y la fuente ( ), por tanto el campo eléctrico cerca del drenador serámás pequeño que el campo eléctrico cerca de la fuente, se atraen más electrones enel extremo de la fuente y por tanto el canal no es uniforme, sino que su sección esmayor en las proximidades de la fuente que en las del drenador. Esto es lo que seilustra en la figura de la parte de arriba de la transparencia.
Observa ahora la figura de abajo. Conforme crece se hace cada vezmás pequeño, hasta que llega un momento en que , y el canal desapareceen el extremo del drenador. La corriente no es nula, lo que ocurre es que ahora no esde arrastre, sino de difusión, es decir los electrones no llegan al drenador a través delcanal, sino que se difunden por el substrato p hasta llegar al drenador. Esta corrienteno depende de , como se puede ver en la gráfica que relaciona y . Se diceentonces que el transistor se "satura", o que trabaja en la zona de SATURACIÓN.
Transparencia 9: El Transistor MOS como elemento de circuito
En primer lugar comentar que aunque en la transparencia solo representan lostransistores NMOS y PMOS de enriquecimiento, lo que aquí se dice es igualmentevalido para los transistores MOS de empobrecimiento.
Como ya se ha indicado, el transistor MOS, como elemento de circuito, puedeser considerado en la mayoría de los casos como un elemento de tres terminales. En esta transparencia se destacan las principales variables de circuito que seemplean para caracterizar su comportamiento. Estas variables son en general seis;las tres intensidades de corriente y las tres tensiones en cada uno de sus terminales.También es posible, como alternativa a las variables de tensión en los terminales,escoger la diferencia de potencial en sus terminales dos a dos. Ambos conjuntos seilustran en la parte superior de la transparencia para los dos tipos de transistores MOSposibles (NMOS y PMOS).
Ahora bien, de estos conjuntos de variables, sólo cuatro de ellas (dosintensidades y dos tensiones) son independientes, dado que las leyes de Kirchhoffimponen dos condiciones de ligadura entre dichas variables.
Se tienen pues tres posibilidades para escoger dichas variablesindependientes. Esto da lugar a tres posibles configuraciones para el transistorMOS, (ya sea NMOS o PMOS), según se muestra en la parte inferior de la
VGS VT≥VDS 0> VGD VGS VDS– VGS<=
VGDVGS
VDS VGDVGD VT≤
VDS ID VDS
31/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
transparencia (sólo para transistor NMOS): Configuración en fuente común, dondese elige el terminal de emisor como referencia de tensiones. Configuración en puertacomún, donde es el terminal de base el escogido como referencia y configuración endrenador común donde hace lo propio el terminal de colector. Todas ellas sonempleadas en circuitos electrónicos, aunque en este curso prestaremos más atencióna la configuración en fuente común.
Transparencia 10: El Transistor MOS como elemento de circuito: Modelos y condiciones
En esta transparencia se dan los modelos y las condiciones en las regiones deoperación. Como en otros dispositivos, tratamos de obtener condiciones que nosdigan cuándo un modelo es válido, y lo hacemos utilizando las gráficas que relacionanlas intensidades y las tensiones en el dispositivo.
En primer lugar, en la parte de arriba a la izquierda podemos ver la gráfica de frente a . Observa que para es , es decir estamos en CORTE.
Tomamos pues la condición para comprobar que estamos en corte. Comomodelo, dado que (eso ocurre siempre en el transistor MOS) y podemos tomar el de la transparencia, es decir todos los terminales en circuito abierto(arriba a la derecha en la transparencia).
Si estaremos en corte o saturación. Para decidir entre una y otrarecurrimos a la gráfica de frente a (en el centro a la izquierda). Recuerda dela transparencia anterior que la frontera estaba en el momento en que el canaldesaparece en el extremo de drenador, es decir cuando
. Para grande, es decir para el transistor está en saturación, y para
pequeña, es decir para el transistor está en óhmica.Los modelos en corte y saturación no se obtienen fácilmente de las
expresiones que ya conocemos, y los pondremos directamente en esta transparencia.Observa que el terminal de puerta sí se modela fácilmente mediante un circuitoabierto, ya que hemos dicho que siempre, por haber un aislante entre lapuerta y el resto del transistor. La intensidad la podemos modelar como una fuentede intensidad controlada por tensión, con las ecuaciones que se dan en latransparencia.
En el caso particular de muy pequeña, que es el caso que se ilustra en laparte de abajo de la transparencia 6, podemos modelar al transistor como unaresistencia, lo que también se muestra abajo de esta transparencia.
ID VGS VGS VT≤ ID 0=VGS VT≤
IG 0= ID 0=
VGS VT≥ID VDS
VGD VT= VGS VDS–⇒ VT= VDS⇒ VGS VT–=VDS VDS VGS VT–≥
VDS VDS VGS VT–≤
IG 0=ID
VDS
32/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 11: El Transistor MOS como elemento de circuito: Tabla resumen
Aquí se resumen los modelos y condiciones para los transistores deempobrecimiento, de enriquecimiento, PMOS y NMOS. Su explicación es similar a lahecha en las transparencias anteriores, donde tomamos como ejemplo el NMOS deenriquecimiento.
Sólo hay dos diferencias significativas. En primer lugar, para los transistores deempobrecimiento (mira la parte de abajo de la transparencia), podemos considerarque poseen una tensión umbral negativa. La razón es que el canal existe departida "viene de fábrica", y no hay que hacerlo aumentando . Por tanto, siqueremos poner al transistor en corte, tenemos que destruir el canal, y eso implicacrear un campo hacia arriba (mira la figura) que haga que los electrones se muevanhacia abajo, y el canal "se vacíe" de electrones. (En el comentario a la transparencia4 se ha denominado a esta tensión, tensión de "pinch-off" VP, con la consideración queaquí se hace podemos simplificar y unificar el tratamiento de ambos tipos detransistores y emplear el mismo conjunto de ecuaciones para modelarlos)
En segundo lugar, observa que en los modelos y las ecuaciones de lostransistores PMOS la D aparece donde aparecía la S en los transistores NMOS, yviceversa. Este cambio se debe a que los transistores PMOS crean un canal p rico enhuecos, es decir conducen utilizando huecos como portadores. Como los huecostienen carga positiva, y los electrones negativa, para reproducir los comportamientosque hemos conseguido con los transistores NMOS de las transparencias anteriores(que utilizan electrones como portadores) tenemos que invertir los campos eléctricos,lo que equivale a invertir los lugares de D y S y de G y S en las ecuaciones. Porejemplo, para atraer huecos hacia arriba en la parte de arriba de la transparencia 4tendríamos que crear un campo hacia arriba, lo que significa hacer , o lo quees igual .
Transparencia 12: El Transistor MOS como elemento de circuito: Ejemplos.
Esta transparencia proponen dos ejemplos sencillos de circuitos que incluyentransistores MOS, sobre los que se realizan diversos cálculos, que han sidocompletados en clase: Cálculo de punto de operación, para el primero; y cálculodel parámetro "Beta" (βp dado que el circuito incluye un transistor PMOS) en elsegundo.
El Ejemplo1, cálculo del punto de operación, se contempla en la partesuperior de la transparencia. En el ejemplo propuesto, antes de sustituir el transistor
VTVGS
VGS 0<VSG 0>
33/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
NMOS por el correspondiente modelo, según el estado de funcionamiento que seintente probar, se ha procedido a una simplificación del circuito sustituyendo parte deél por su equivalente Thévenin, visto desde el nudo marcado con la letra N. Así elcircuito equivalente resultante es uno de los más simples posibles a analizarcon un solo transistor; y el más adecuado para obtener de forma rápida su punto deoperación, esto es, el valor de las variables tensión y corriente en configuración fuentecomún en sus terminales.
Por otra parte, el cálculo del equivalente Thevenin en este ejemplo es directo.La tensión Thevenin, ETH, es la tensión en el nudo N respecto de tierra cuando ésteestá desconectado del terminal de puerta del transistor; y dado que este nudo estáconectado a una fuente independiente de tensión de valor V, se tiene que ,por la misma razón . (Recuérdese además que para cualquier transistorMOS la corriente de puerta es nula).
Tras comprobar que el transistor no puede estar en corte, dado que ,ni tampoco trabajando en su región de saturación, dado que en este caso setendría que y por tanto
; se demuestra finalmente que eltransistor trabaja en su región óhmica,
dado que , y que , tras resolver la
ecuación de segundo grado resultante se tiene que , con lo que setiene como punto de operación del transistor los valores , e
. El Ejemplo 2, en la parte inferior de la transparencia, aborda el cálculo del
parámetro β del transistor M. En el ejemplo propuesto, dado que en el enunciado seinforma de que la corriente de fuente es no nula, , sabemos que el transistorPMOS ha de conducir, por lo que habrá que determinar si lo hace en su región óhmica,o en su región de saturación. Para ello, al igual que hemos hecho en el ejemploanterior, antes de sustituir el transistor PMOS por el correspondiente modelo, segúnel estado de funcionamiento que se intente probar, se ha procedido a unasimplificación del circuito sustituyendo parte de él por su equivalente Thévenin, vistodesde el nudo marcado con la letra N. Así el circuito equivalente resultante es unode los más simples posibles a analizar con un solo transistor; y el más adecuadopara obtener de forma rápida su punto de operación, y portanto la condición que hade permitir calcular βp.
Por su parte, el cálculo del equivalente Thevenin en este ejemplo es directo. Latensión Thevenin, ETH, es la tensión en el nudo N respecto de tierra cuando éste está
ETH V=RTH 0=
VGS VT≥
IDβ2--- VGS VT–( )2 0,4mA= =
VDS VDD RDID– 1,2V VGS VT– 2V=<= =
ID β VGS VT–( )VDSVDS
2
2---------–= VDS VDD RDID–=
VDS VGS VT–<VGS 5V= VDS 1,58V=
ID 0,38mA=
IS 0≠
34/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
desconectado del terminal de puerta del transistor; respecto de tierra cuando esteestá desconectado del terminal de base del transistor; y dado que el circuito resultantees un divisor de tensión se tiene que .
El cálculo de la resistencia Thevenin RTH resulta también directo, ,y esto es . De todas formas, dado que para todo transistor MOS, elvalor de no es determinante en el problema, tal y como aquí se plantea.
Para determinar la región en la que está conduciendo el transistor calculamosen primer lugar el valor de las variables y de , para después comparar con . De la ecuación de la malla M1 se obtiene que , lo queconfirma que M conduce; de la ecuación de la malla M2 se obtiene que ; yde la comparación de ambos se concluye que el transistor trabaja en saturación.
Así, finalmente de la expresión de la corriente de saturación puede serdespejado el valor de βp.
Transparencia 13: El transistor MOS como elemento de circuito
Esta transparencia resume el algoritmo de resolución de circuitos que incluyentransistores MOS. Como el algoritmo se lee directamente del diagrama de flujopresentado, no se comentará aquí.
Transparencia 14: El Transistor MOS como elemento de circuito: Ejemplos
En esta transparencia se propone un nuevo ejemplo de análisis de circuitosque incluye dos transistores NMOS, M1 y M2. El primero de enriquecimiento oacumulación, y el segundo de empobrecimiento o deplexión.
El objeto es determinar el valor de la variable de salida Vo y el consumo,para dos valores concretos de la variable de entrada Vi.
La solución se desarrolla en detalle aquí, y en las siguientes transparencias. Encada caso se contemplan los posibles estados de funcionamiento de los transistoresderivados de la topología del circuito, y las condiciones que han de cumplirse en cadauno de ellos. Se determina la combinación correcta, y se calculan los valores pedidos.
En concreto, en esta transparencia se aborda el caso Vi=0V. Tras el análisisse concluye que, dado el cortocircuito puerta-fuente en M2, éste siempre conducirá.A continuación, se expresa en términos de Vo la condición que determina el estado deconducción de M2, bien en su región óhmica, bien en la de saturación. Por su parte,para Vi=0V, M1 ha de estar cortado. Como ambas situaciones han de sercompatibles, y dada la conexión en el nudo O, M2 ha de conducir pero con ID nula;lo que sólo es posible si lo hace en su región óhmica, lo que a su vez sólo es
ETHVDD
2----------=
RTH R//R=RTH
R2---= IG 0=
RTH
VSG VSD VSDVSG VT– VSG 4,5V=
VSD 5V=
35/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
compatible con que su tensión drenador fuente sea nula, y por tanto Vo=VDD. Finalmente como la corriente que aporta la fuente es nula, el consumo es este
caso también es nulo.
Transparencia 15: El Transistor MOS como elemento de circuito: Ejemplos
Esta transparencia continúa el desarrollo de la solución del circuito del ejemplode la transparencia anterior.
En concreto, esta transparencia se aborda el caso Vi=5V. Como nada cambiaen M2, se concluye que siempre conducirá. A continuación, se expresa en términosde Vo la condición que determina el estado de conducción de M2, bien en su regiónóhmica, bien en la de saturación. Por otra parte, ahora, con Vi=5V, M1 ha deconducir. A continuación, también se expresa en términos de Vo la condición quedetermina el estado de conducción de M1, bien en su región óhmica, bien en la desaturación. Se tienen cuatro posibilidades para el estado de conducción de M1 yM2, con sus correspondientes condiciones de validez en términos de Vo, que sonlistadas como a), b), c) y d) en la parte inferior de la transparencia. Finalmente laconexión en el nudo O, que fuerza a que las corrientes en ambos transistorers seanidenticas idénticas, proporcionara las expresiones que permitiran decidir el estado deconducción correcto y al final determinar los valores pedidos en el problema.
Transparencia 16: El Transistor MOS como elemento de circuito: Ejemplos
Esta transparencia continúa el desarrollo de la solución del circuito del ejemplode la transparencia anterior.
En concreto, en esta transparencia continúa el caso Vi=5V. Y se aborda lasituación b) de las listadas en la transparencia anterior para el estado de conducciónde M1 y M2. En este caso se considera que M1 conduce en su región óhmica,mientras que M2 lo hace en la de saturación. Tras igualar las expresiones de lascorrientes de drenador de ambos transistores, para cada uno, la correspondiente a lade la región considerada, se opera hasta obtener una ecuación de segundo grado enVo. De las dos soluciones posibles sólo una de ellas es compatible con lascondiciones de la situación b), esta es la solución Vo=0,5V. Dado que se haencontrado una solución válida, se concluye que esta solución es pues la buscada.Una vez determinado que la situación b) es la correcta, es posible calcular también lapotencia consumida; en este caso distinta de cero.
Queda como ejercicio para el alumno demostrar que en ninguna de las otras
36/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
situaciones a), c) y d) se obtienen resultados compatibles con las correspondientescondiciones, por lo que sólo la situación b) es la correcta.
Cabe destacar que, de los resultados obtenidos, el comportamiento de estecircuito puede ser asimilado al de un inversor lógico. Concretamente, la TRANSP. 19presenta a este circuito como inversor lógico de la familia lógica denominadaNMOS. Finalmente, también es importante observar los datos de consumo.
Transparencia 17: El Transistor MOS como elemento de circuito: Ejemplos
En esta transparencia se propone un nuevo ejemplo de circuito que incluyetransistores MOS. Uno de ellos NMOS y otro PMOS, ambos de enriquecimiento,conectados en una configuración que se denomina complementaria. Nótese quelas puertas de ambos transistores están conectadas entre si, y conectadas a laentrada Vi; así como sus drenadores, que constituyen el nudo de salida Vo. Porsuparte, la fuente del transistor NMOS se conecta a tierra y la del transistor PMOS lohace a la alimentación VDD.
El objeto es determinar el valor de la variable de salida Vo y el consumo,para dos valores concretos de la variable de entrada Vi. La solución se desarrolla aquí y en la siguiente transparencia. En cada caso secontemplan los posibles estados de funcionamiento de los transistores derivados dela topología del circuito, y las condiciones que han de cumplirse en cada uno de ellos.Se determina la combinación correcta, y se calculan los valores pedidos.
En concreto, en esta transparencia se aborda el caso Vi=0V. Tras el análisisse concluye que M2 ha de conducir. A continuación, se expresa en términos de Vola condición que determina el estado de conducción de M2, bien en su región óhmica,bien en la de saturación. Por su parte, para Vi=0V, M1 ha de estar cortado. Comoambas situaciones han de ser compatibles, y dada la conexión en el nudo O, M2 hade conducir pero con ID nula; lo que sólo es posible si lo hace en su región óhmica,lo que a su vez sólo es compatible con que su tensión fuente-drenador sea nula, ypor tanto Vo=VDD. Por otra parte, como la corriente que aporta la fuente es nula, elconsumo es este caso también es nulo.
Transparencia 18: El Transistor MOS como elemento de circuito: Ejemplos
En esta transparencia se completa la solución del ejemplo propuesto en latransparencia anterior.
En concreto, en esta transparencia se continúa con el caso Vi=5V. Tras el
37/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
análisis se concluye que M2 ha de estar cortado. Por su parte, para Vi=5V, M1 hade conducir. A continuación, se expresa en términos de Vo la condición quedetermina el estado de conducción de M1, bien en su región óhmica, bien en la desaturación. Como ambas situaciones han de ser compatibles, y dada la conexión enel nudo O, M1 ha de conducir pero con ID nula; lo que sólo es posible si lo hace ensu región óhmica, lo que a su vez sólo es compatible con que su tensión fuente-drenador sea nula, y por tanto Vo=0. Por otra parte, como la corriente que aporta lafuente es nula, el consumo es este caso también es nulo.
Finalmente, cabe destacar que de este resultado se hace patente lacomplementariedad o simetría en cuanto a funcionamiento de los transistores.Además se concluye que el comportamiento de este circuito puede ser asimilado alde un inversor lógico; concretamente, la TRANSP. 20 presenta a este circuito comoinversor lógico de la familia lógica CMOS. También es importante observar que elconsumo es nulo en cada una de las situaciones consideradas.
Transparencia 19: Familias lógicas con transistores MOS: Puertas lógicas NMOS
En esta transparencia se muestra un inversor de la familia NMOS, y sucaracterística de transferencia, (tercio superior). También puedes ver cómo sehacen puertas NOR y NAND (tercio central), así como algunos datos que dan unaidea de la calidad de las puertas (tercio inferior).
El comportamiento del inversor NMOS ya ha sido analizado en el ejemplodesarrollado en las TRANSP. 14, TRANSP. 15 y TRANSP. 16, para los casosextremos de la curva de transferencia que aquí se muestra, esto es vIN=0 y vIN=VDD.La curva completa se obtiene analizando todas las combinaciones posibles deestados de conducción de ambos transistores.
En la gráfica puede apreciarse que, por lo que respecta al estado del transistorde empobrecimiento ML, del cual sabemos que dada su configuración, con losterminales de puerta y fuente cortocircuitados, siempre conduce, el plano vO-vINpuede dividirse en dos semiplanos separados por la recta , siendo
la tensión umbral del transistor ML. El semiplano superior, ,corresponde a ML conduciendo en óhmica; mientras que el semiplano inferior,
, lo hace a ML conduciendo en saturación.Por lo que respecta al transistor de enriquecimiento MD, sabemos que
conducirá siempre que , siendo la tensión umbral del transistor MD. Enese caso, el plano vO-vIN también puede dividirse en dos semiplanos separadospor la recta . El semiplano superior, , corresponde a MDconduciendo en saturación; mientras que el semiplano inferior, , lo
vO VDD VtL+=VtL vO VDD VtL+≥
vO VDD VtL+≤
vIN VtD≥ VtD
vO vIN VtD+= vO VIN VtD+≥vO VIN VtD+≤
38/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
hace a MD conduciendo en óhmica.En conjunto se tienen cuatro regiones, marcadas con las letras a,b,c y d
sobre la gráfica de la transparencia, que determinan los cuatro tramos de la curvadelimitados por los puntos P1, P2, P3 y P4, señalados sobre ella. Como se observa,se tienen los siguientes casos:
En (a) MD está en corte y ML conduce en óhmica. En (b) MD está en saturación y ML conduce en óhmica. tramo P1 -> P2En (c) MD está en saturación y ML conduce en saturación. tramo P2 -> P3En (d) MD está en óhmica y ML conduce en saturación. tramo P3 -> P4
Sobre esta gráfica los niveles lógicos (VIL,VOH) por un lados y (VIH,VOL) por otro, seobtiene, por definición, como los valores de abcisa y ordenada respectivamente, enlos puntos de pendiente -1 de las curvas de los tramos (b) y (d) respectivamente.
En la parte central de la transparencia se muestran los esquemas de unapuerta NOR y de una puerta NAND. De la comparación de los esquemas de las trespuertas, (NAND, NOR e INV) se desprende la sistematicidad de su estructura.Vemos que estos circuitos pueden dividirse en dos partes, una constituida por untransistor NMOS de empobrecimiento, con la puerta y la fuentecortocircuitadas, denominado transistor de carga; y un bloque constituido por unared transistores NMOS de enriquecimiento que implementa la función que sedesea implementar negada. En esta red la operación OR se hace corresponder auna asociación en paralelo de elementos, mientras que la operación AND se hacecorresponder a una asociación en serie. Esta idea es explotada, como veremos entransparencias posteriores, para realizar funciones booleanas de forma muycompacta que se denominan funciones NMOS.
Por otra parte, el transistor de carga (Mt) podría ser también un transistorde enriquecimiento, con la configuración que se ilustra en la transparencia, esto es,con la puerta y el drenador cortocircuitados. Esta configuración fuerza a que si eltransistor conduce, lo haga siempre en saturación.
Las puertas y funciones lógicas implementadas con transistores NMOSocupan muy poca área, lo que las hace ideales para implementar circuitos muygrandes en un chip. Su consumo de potencia en condiciones estáticas espequeño; resultando más importante cuando hay transiciones en las entradas, yestas lo hacen a mayor frecuencia, esto es, hay consumo de potencia dinámica.Por esta razón el consumo de potencia depende de la frecuencia de trabajo. Elretardo de propagación es pequeño; y el máximo retardo tolerable en unaimplementación concreta determina el fan-out, dado que cuantas más puertas seconectan a la salida de una dada mayor el retardo.
vO VDD=vO
vOvO
39/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 20: Familias lógicas con transistores MOS: Puertas lógicas CMOS
Si utilizamos transistores NMOS y PMOS en un esquema denominadocomplementario, tenemos las puertas de esta transparencia, que se llaman CMOS.
En esta transparencia se muestra un inversor de la familia CMOS, y sucaracterística de transferencia, (tercio superior). También puedes ver cómo sehacen puertas NOR y NAND (tercio central), así como algunos datos que dan unaidea de la calidad de las puertas (tercio inferior).
El comportamiento del inversor CMOS ya ha sido analizado en el ejemplodesarrollado en las TRANSP. 17 y TRANSP. 18, para los casos extremos de la curvade transferencia que aquí se muestra, esto es vIN=0 y vIN=VDD. La curva completa seobtiene analizando todas las combinaciones posibles de estados de conducción deambos transistores. Observa que la gráfica del inversor es la más parecida a la idealque hemos visto en la asignatura, lo que se traduce en un margen de ruido muybueno.
En la gráfica puede apreciarse que, por lo que respecta al estado del transistorNMOS MN, éste conducirá siempre que , siendo la tensión umbral deltransistor MN. En ese caso, el plano vO-vIN puede dividirse en dos semiplanosseparados por la recta . El semiplano superior, ,corresponde a MN conduciendo en saturación; mientras que el semiplano inferior,
, lo hace a MN conduciendo en óhmica. Por lo que respecta altransistor PMOS, MP, sabemos que conducirá siempre que , siendo
la tensión umbral del transistor MP. En ese caso, el plano vO-vIN también puededividirse en dos semiplanos separados por la recta . El semiplanosuperior, , corresponde a MP conduciendo en óhmica; mientras que elsemiplano inferior, , lo hace a MP conduciendo en saturación.
En conjunto se tienen cinco regiones, marcadas con las letras a,b,c, d y esobre la gráfica de la transparencia, que determinan los cinco tramos de la curvadelimitados por los puntos P1, P2, P3 y P4, señalados sobre ella. Como se observa,se tienen los siguientes casos:
En (a) MN está en corte y MP conduce en óhmica. En (b) MN está en saturación y MP conduce en óhmica. tramo P1 -> P2En (c) MN está en saturación y MP conduce en saturación. tramo P2 -> P3En (d) MN está en óhmica y MP conduce en saturación. tramo P3 -> P4En (e) MN está en óhmica y MP conduce en corte.
Sobre esta gráfica los niveles lógicos (VIL,VOH) por un lados y (VIH,VOL) por otro, seobtiene, por definición, como los valores de abcisa y ordenada respectivamente, enlos puntos de pendiente -1 de las curvas de los tramos (b) y (e) respectivamente.
vIN VtN≥ VtN
vO VIN VtN–= vO VIN VtP–≥
vO VIN VtN–≤vIN VDD VtP–≤
VtPvO vIN VtP–=
vO VIN VtP+≥vO VIN VtP–≤
vO VDD=vO
vOvO
vO 0=
40/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
En la parte central de la transparencia, se muestran los esquemas de unapuerta NOR y de una puerta NAND. De la comparación de los esquemas de las trespuertas, (NAND, NOR e INV), se desprende la sistematicidad de su estructura.Vemos que el circuito puede dividirse en dos partes, un bloque constituido por unared de transistores PMOS, y un bloque constituido por una red transistoresNMOS, ambos de enriquecimiento. La red NMOS realiza la función que se deseaimplementar negada. En esta red, al igual que ocurre en el caso de la familia NMOS,la operación OR se hace corresponder a una asociación en paralelo de elementos,mientras que la operación AND se hace corresponder a una asociación en serie.Por su parte la red de transistores PMOS sigue una estructura complementaria aesta, esto significa que en ella la operación OR se hace corresponder a unaasociación en serie de elementos, mientras que la operación AND se hacecorresponder a una asociación en paralelo. Esta idea es explotada, como veremosen transparencias posteriores, para realizar funciones booleanas de forma muycompacta que se denominan funciones CMOS.
En estas puertas, como en las de la familia NMOS, gracias a que la puertaestá aislada y se modela como un circuito abierto, podemos conectar un número enteoría infinito de puertas sin "estropear" las tensiones de ’0’ y ’1’, es decir VOH y VOL,como ocurría con las puertas bipolares o con diodos. La limitación, y por tanto el fan-out, vienen ahora determinados, para una implementación dada, por losrequerimientos en cuanto a velocidad de operación, ya que la respuesta es máslenta conforme conectamos más y más puertas a una dada. Las puertas y funciones lógicas implementadas con transistores CMOS ocupanmás área que las realizas con la familia NMOS, lo que resulta una desventaja frentea estas. Sin embargo el consumo de potencia en condiciones estáticas para lafamilia CMOS es nulo, consumiendo potencia sólo cuando hay transiciones en lasentradas, esto es, como en el caso de la familia NMOS, hay consumo de potenciadinámica. Por esta razón el consumo de potencia depende de la frecuencia detrabajo.
Observa la tabla de la parte de abajo de la transparencia, donde se comparauna puerta CMOS con otra TTL, las dos puertas más utilizadas para hacer circuiteríade interfaz entre microcontroladores y microprocesadores y elementos de sistemacomo buses de comunicación de datos. Nota que el consumo depende de lafrecuencia del reloj. Observa también que a bajas frecuencias las puertas CMOSconsumen menos que las TTL, pero a altas frecuencias es al revés.
41/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
Transparencia 21: Familias lógicas con transistores MOS: Funciones Booleanas NMOS
En esta transparencia se ilustra la capacidad diseñar funciones lógicascomplejas con transistores NMOS. En la parte superior se muestra como se puedeaumentar el fan-in de una puerta lógica. En el caso de una puerta NOR, arriba a laizquierda, añadir una entrada adicional supone añadir a su vez un transistor NMOSen paralelo. Para el caso de una puerta NAND, arriba a la derecha, añadir una entradaadicional supone añadir un transistor NMOS en serie.
La estructura básica de las funciones booleanas NMOS, presentada tambiénen el comentario de la TRANSP. 19, se ilustra aquí en la parte central de latransparencia (en la figura se emplea por comodidad una función de cuatrovariables). Dada una función booleana , la estructura del circuito NMOSque la implementa consiste en un bloque formado por un circuito o red de transistoresNMOS de enriquecimiento (RED N) que realiza la función booleana complementada, esto es, , cuyo nudo de salida se conecta a un transitorde carga NMOS de empobrecimiento. En la RED N, el operador OR se hacecorresponder con conexiones en paralelo, mientras que el operador AND lo hace conconexiones en serie. En la parte inferior de la transparencia se ilustra esa idea condos funciones booleanas ejemplo.
Transparencia 22: Familias lógicas con transistores MOS: Funciones Booleanas CMOS
En esta transparencia se ilustra la capacidad diseñar funciones lógicascomplejas con transistores NMOS y PMOS complementarios, o funciones CMOS.En la parte superior se muestra como se puede aumentar el fan-in de una puertalógica. En el caso de una puerta NOR, arriba a la izquierda, añadir una entradaadicional supone añadir a su vez un transistor NMOS en paralelo y un transistorPMOS en serie. Para el caso de una puerta NAND, arriba a la derecha, añadir unaentrada adicional supone añadir un transistor NMOS en serie y un transistor PMOSen paralelo.
La estructura básica de las funciones booleanas CMOS se generaliza eilustra en la parte inferior de esta transparencia (en la figura se emplea por comodidaduna función de cuatro variables). Dada una función booleana , laestructura del circuito CMOS que la implementa consiste en un bloque formado porun circuito o red de transistores NMOS de enriquecimiento (RED N) que realiza lafunción booleana complementada, esto es, , cuyo nudo desalida se conecta al nudo de salida de un bloque formado por un circuito o red de
f x1 … xN, ,( )
f x1 … xN, ,( )f x1 … xN, ,( )
f x1 … xN, ,( )
f x1 … xN, ,( ) f x1 … xN, ,( )
42/42
Material Auxiliar de Clase de Dispositivos Electrónicos Dep-Leg. Nº : MA-686-2003
transistores PMOS de enriquecimiento (RED P) que realiza la función booleana, esto es, la función que resulta de sustituir en la función dada,, cada variable por su complemento. Por lo que respecta a la realización
de ambas redes (RED N y RED P), la correspondencia entre el operador OR conconexiones en paralelo, y el operador AND con conexiones en serie, explicada en laTRANSP. 21, se mantiene aquí. (Nótese que en la figura las variables de entrada enambos bloques son las mismas).
Nótese sin embargo que, una vez diseñada la RED N, como hemos visto en losejemplos prácticos de la transparencia TRANSP. 21, la RED P puede ser diseñadadirectamente a partir de ella, sin tener que recurrir a obtener la función ,sin más emplear en ella transistores PMOS en el lugar de los transistores NMOS; ytransformar las conexiones en serie en conexiones en paralelo y viceversa; o dichode otra forma, empleando la función que sirve de modelo para le RED N,empleando transistores PMOS, y haciendo corresponder el operador OR conconexiones en serie, y el operador AND con conexiones en paralelo. Este modo deproceder fue el empleado en el comentario de la TRANSP. 20, y se ilustra con dosejemplos en la TRANSP. 23.
Transparencia 23: Familias lógicas con transistores MOS: Funciones Booleanas CMOS
En esta transparencia se ilustran las ideas de construcción de funciones booleanasCMOS, expuestas en la transparencia anterior, considerando como ejemplo lasmismas dos funciones booleanas del ejemplo empleado en la TRANSP. 21, para elcaso de funciones NMOS.
Transparencia 24: Familias lógicas con transistores MOS: Comparación entre Implementaciones
Esta transparencia compara el número de transistores empleados endiferentes posibilidades de implementación de una de las funciones booleanasejemplo vistas en las anteriores transparencias. Se contempla una implementacióncon funciones NMOS, otra con funciones CMOS, una implementación mímima conpuertas lógicas diversas, donde se considera que cada puerta lógica esimplementada sugún corresponde en cada una de las dos familias NMOS y CMOS; yfinalmente, una implementación que emplea exclusivamente puertas NAND.
Se destaca principalmente el número de transistores empleado en cada una deellas, para ilustrar así la ventaja que podría suponer la implementación directa defunciones booleanas con transistores.
f x1 … xN, ,( )f x1 … xN, ,( )
f x1 … xN, ,( )
f x1 … xN, ,( )
