Sixth Classed 1
-
Upload
api-3711530 -
Category
Documents
-
view
657 -
download
0
Transcript of Sixth Classed 1
![Page 1: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/1.jpg)
1
UNIVERSIDAD NACIONAL DE COLOMBIA
Ingeniería Electrónica ng. Jhon Jairo RamírezEcheverryIngeniería Electrónica ng. Jhon Jairo RamírezEcheverry
![Page 2: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/2.jpg)
2
Compuertas Lógicas y
Algebra de Boole
![Page 3: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/3.jpg)
3
Compuertas Lógicas y Algebra de Boole
Operaciones Lógicas y Compuertas (4)
Leyes, teoremas y reglas del Algebra de Boole (29)
Taller de la clase (42)
![Page 4: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/4.jpg)
4
OPERACIONES LÓGICAS
Se definen básicamente tres tipos de operaciones lógicas sobre las variables del álgebra de Boole o variables booleanas (aplicación digital) que son:
La complementación (Inversión) La suma (Disyunción) El producto (Conjunción)
![Page 5: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/5.jpg)
5
OPERACIÓN LÓGICA INVERSOR
Se denomina Inversión o Complementación
El inversor cambia un nivel lógico de entrada al nivel lógico opuesto
En términos de bits cambia un “1” por un “0” ó viceversa
Expresión lógica:
S = A’ = A
![Page 6: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/6.jpg)
6
OPERACIÓN LÓGICA INVERSORA EN
DIGITALES
![Page 7: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/7.jpg)
7
(Tabla de verdad)Listado de todas las posibles combinaciones de datos que pueden presentar las variables de una operación lógica (Compuerta) y su respectiva salida, la cual depende de la operación lógica que implementa.
![Page 8: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/8.jpg)
8
Compuerta NOT
Realiza la operación de inversión, negación o la complementación de una variable booleana.
Símbolo lógicoy tabla de verdad
Analogía circuital
![Page 9: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/9.jpg)
9
Compuerta NOT Sólo poseen una entrada de datos. Su complemento es la compuerta NO inversora o seguidor de tensión (con buffer). Aplicaciones en aritmética binaria y manejo de displays En ocasiones se agrega una entrada adicional para construir lo que se conoce como la compuerta TRIESTADO, la cual cumple con la misma función booleana, pero con una entrada de control (con salida adicional)..
![Page 10: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/10.jpg)
10
Referencias comerciales Compuerta NOT
54/74 (ls) 04 séxtuple puerta not 4069 cuádruple inversor 4050 séxtuple buffer inversor 4502 séxtuple buffer inversor de 3 estados 4503 séxtuple no inversor buffer 3-estados PLD (GAL, CPLD, FPGA)
![Page 11: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/11.jpg)
11
OPERACIÓN LÓGICA OR (Disyunción)
La salida de esta operación es verdadera cuando cualquiera de sus de entradas es verdadera. Es falsa cuando todas sus entradas son falsas.
En términos de bits su salida es un “1” si cualquiera de sus entradas es un “1” . La salida es “0” sólo cuando todas las entradas están a nivel “0”
Expresión lógica:S = A+B
![Page 12: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/12.jpg)
12
Compuerta OR
Desarrolla la operación suma booleana.
Símbolo lógicoy tabla de verdad
Analogía circuital
![Page 13: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/13.jpg)
13
Compuerta OR Si deseamos tener una
puerta OR de tres se añade una tercera línea de entrada
Sirve para identificar cuándo una o más de sus entradas está a nivel alto.
Aplicaciones en “toma de decisiones”. Ej: Alarma
![Page 14: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/14.jpg)
14
Referencias comerciales Compuerta OR
54/74 (ls) 32 cuádruple puerta or de dos entradas 4071 cuádruple compuerta or 2 entradas PLD (GAL, CPLD, FPGA)
![Page 15: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/15.jpg)
15
OPERACIÓN LÓGICA AND (Conjunción)
La salida de esta operación es verdadera cuando todas sus entradas son verdaderas. Es falsa cuando cualquiera de sus entradas es falsa.
En términos de bits su salida es un “1” sólo si todas sus entradas están en un “1” . La salida es “0” cuando cualquiera de sus entradas está a nivel “0”
Expresión lógica:S = A . B
![Page 16: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/16.jpg)
16
Compuerta AND
Desarrolla la multiplicación Booleana.
Símbolo lógicoy tabla de verdad
Analogía circuital
![Page 17: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/17.jpg)
17
Compuerta AND Si deseamos tener una puerta AND
de tres entradas se añade una tercera línea de entrada
Sirve para identificar cuando todas sus entradas son “1” ó, lo mismo, cualquiera de sus entradas es “0”.
Aplicación en "toma de decisiones”. Ej: Comprador
![Page 18: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/18.jpg)
18
Referencias comerciales Compuerta AND
54/74 (ls) 08 cuádruple puerta and de dos entradas 54/74 (ls) 11 triple puerta and de tres entradas 54/74 (ls) 21 doble puerta and de cuatro entradas 4073 triple compuerta and 3 entradas 4081 cuádruple compuerta and 2 entradas 4082 doble compuerta and 4 entradas PLD (GAL, CPLD, FPGA)
![Page 19: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/19.jpg)
19
Compuerta NOR
Contracción de NOT-OR Compuerta universal
Símbolo lógicoy tabla de verdad
Función lógica:S =(A+B)
.
![Page 20: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/20.jpg)
20
Compuerta NAND
Símbolo lógicoy tabla de verdad
Función Lógica:S =(A.B)
Contracción de NOT-AND Compuerta universal
![Page 21: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/21.jpg)
21
Referencias comerciales Compuertas NOR y NAND
54/74(LS)02 Cuádruple puerta NOR de dos entradas 54/74(LS)27 Triple puerta NOR de tres entradas 54/74(LS)00 Cuádruple puerta NAND de dos entradas. 54/74(LS)10 Triple puerta NAND de tres entradas 54/74 (LS) 20 Doble puerta NAND de cuatro entradas. 54/74(LS)30 Puerta NAND de ocho entradas.
![Page 22: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/22.jpg)
22
Referencias comerciales Compuertas NOR y NAND
4001 cuádruple nor de 2 entradas 4002 doble nor de 4 entradas 4025 triple compuerta nor de 3 entradas 40107 dual 2-input nand driver 4011 cuádruple nand de 2 entradas 4023 triple compuerta nand de 3 entradas 4093 cuádruple nand schmitt trigger 2 entradas.
![Page 23: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/23.jpg)
23
OPERACIÓN LÓGICA X-OR (OR exclusiva)
La salida de esta operación es verdadera cuando sus dos entradas son una verdadera y la otra falsa. Es falsa cuando todas sus entradas son las dos verdaderas o las dos falsas.
En términos de bits su salida es un “1” si sus dos entradas son un “1” y un “0” . La salida es “0” sólo cuando sus dos entradas están a nivel “0” ó las dos a nivel “1”.
Expresión lógica:S= AB
S = A’.B+A.B’
![Page 24: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/24.jpg)
24
Compuerta X-ORDesarrolla la operación X-OR booleana.
Símbolo lógico y tabla de verdad
![Page 25: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/25.jpg)
25
Compuerta X-OR Sólo posee dos entradas. Se forma mediante la combinación de
otras compuertas ya tratadas. Debido a su importancia fundamental
en muchas aplicaciones, se trata como elemento lógico básico con su propio símbolo único.
Aplicaciones en aritmética binaria, comparadores de magnitud, entre otros.
![Page 26: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/26.jpg)
26
Compuerta X- NORComplemento de la compuerta X-OR
Función Lógica:S= AB
S =A’.B’+A.B
Símbolo lógicoy tabla de verdad
![Page 27: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/27.jpg)
27
Referencias comerciales Compuertas X-OR y X-NOR
54/7486 cuádruple compuertas X-OR 74LS266 cuádruple compuertas X-NOR
![Page 28: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/28.jpg)
28
Diagramas de tiempos
Realizar ejemplos con distintas compuertas.
![Page 29: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/29.jpg)
29
INTRODUCCIÓN AL ALGEBRA DE BOOLE
La electrónica digital está fundamentada en la base matemática formada por el álgebra de Boole (George Boole, matemático inglés, 1815-1864).
Este método de análisis considera que todas las variables poseen únicamente dos estados (1 ó 0)
![Page 30: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/30.jpg)
30
ALGEBRA DE BOOLE
El álgebra de Boole: Sistema matemático empleado en el diseño de circuitos lógicos. Permite:
Identificar mediante símbolos el objeto de un circuito lógico
Utilizar variables y operadores para obtener expresiones lógicas que representan un circuito digital
Describir teoremas para manipular expresiones lógicas
![Page 31: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/31.jpg)
31
ALGEBRA DE BOOLE VARIABLES
![Page 32: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/32.jpg)
32
ALGEBRA DE BOOLEOPERACIONES LÓGICAS BÁSICAS
![Page 33: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/33.jpg)
33
ALGEBRA DE BOOLEFUNCIONES
![Page 34: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/34.jpg)
34
ALGEBRA DE BOOLEOPERACIONES BÁSICAS
Operadores
![Page 35: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/35.jpg)
35
ALGEBRA DE BOOLEREGLAS
Regla Regla
1. A + 0 = A 7. A . A = A
2. A + 1 = 1 8.
3. A . 0 = 09.
4. A . 1 = A10.
5. A + A = A 11. (A+B).(A+C)= A+BC
6. 1
AA
0
AA
AA
BABAA
.
![Page 36: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/36.jpg)
36
ALGEBRA DE BOOLELEYES
A + (B ·C) = (A +B) · (A + C)
![Page 37: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/37.jpg)
37
ALGEBRA DE BOOLETEOREMAS
![Page 38: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/38.jpg)
38
ALGEBRA DE BOOLETEOREMAS
![Page 39: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/39.jpg)
39
ALGEBRA DE BOOLETEOREMAS
babab
babaa
)
)
zcbazcba
zcbazba
......
......
![Page 40: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/40.jpg)
40
EJERCICIOS
Aplicar los teoremas de De Morgan a las siguientes expresiones:
DCBA
EFDCBA
FEDCBA
![Page 41: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/41.jpg)
41
Compuertas lógicasComplementos
Implicación circuital de De Morgan
![Page 42: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/42.jpg)
42
Taller de la clase
1.Describa la tabla de verdad para los siguientes dispositivos
2.Para los siguientes circuitos determine la salida de acuerdo con el diagrama de tiempos de las señales de entrada (compuertas ideales)
A
out
G
A
out
G
![Page 43: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/43.jpg)
43
Taller de la clase
OUT
IN’s
OUT
IN’s 1
2
4
5
![Page 44: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/44.jpg)
44
Taller de la clase
OUT
IN’s
OUT
IN’s 1
2
4
5
![Page 45: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/45.jpg)
45
Taller de la clase
3. Comprobar por medio de la tabla de verdad las siguientes reglas y teoremas:a) A+(A’.B) = A+Bb) (A+B).(A+C) = A+B.Cc) (A+B+C)’ = A’.B’.C’d) (A.B.C)’ = A’+B’+C’
![Page 46: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/46.jpg)
46
4. Empleando las reglas y los teoremas de Boole, Resuelva:
Taller de la clase
a1 0a
)( baa
)( baaa
baba
abba )( cbaa
)( cbaa
aa
![Page 47: Sixth Classed 1](https://reader036.fdocuments.mx/reader036/viewer/2022062307/5571f1fa49795947648be73c/html5/thumbnails/47.jpg)
47
Actividades Post-clase