Reporte VHDL (Generis)
-
Upload
christian-tellez -
Category
Documents
-
view
272 -
download
0
description
Transcript of Reporte VHDL (Generis)
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria
Garcia Téllez Omar Christian
Electrónica digital I
“Lenguaje VHDL”
Circuitos aritméticos
Los principales bloques funcionales lógicos y aritméticos son circuitos definidos en lógica
combinacional y podemos clasificarlos en: comparadores de magnitud, sumadores,
multiplicadores, y tablas de consulta de datos. En el presente trabajo se cubren algunos de
los principales aspectos del diseño de circuitos digitales cuya función es procesar datos en
forma lógica y/o aritmética mediante técnicas combinacionales.
Sumadores con VHDL: Haciendo uso de constantes genéricas el listado_1 contiene
la descripción VHDL de un sumador, haciendo uso de las ecuaciones de
recursividad.
Listado_1: sumador genérico
Una simulación parcial del circuito sumador de 8 bits del listado_1 se muestra en la
figura_1.
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria
Garcia Téllez Omar Christian
Electrónica digital I
“Lenguaje VHDL”
Figura_1: simulación de un sumador genérico
Ahora se procede a realizar la descripción VHDL de un restador completo de n bits. El
listado_2 muestra la descripción de un restador de n bits con n=8.
Listado_2: restador genérico
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria
Garcia Téllez Omar Christian
Electrónica digital I
“Lenguaje VHDL”
Figura_2: simulación de un restador genérico
La descripción genérica de las excepciones de los sumadores, que son el incrementador y el
decrementador, también se pueden realizar siguiendo una técnica de recursividad similar.
El incrementador genérico se describe en el listado_3, mientras que el decrementador
genérico se muestra en el listado_4
Listado_3: Incrementador genérico
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria
Garcia Téllez Omar Christian
Electrónica digital I
“Lenguaje VHDL”
Figura_3: simulación de un incrementador genérico
Listado_4:Decrementador genérico
Figura_4: simulación de un decrementador genérico
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria
Garcia Téllez Omar Christian
Electrónica digital I
“Lenguaje VHDL”
No resulta difícil modificar los listados anteriores para realizar un circuito incrementador-
decrementador que responda a una señal externa de selección. Su descripción VHDL se
muestra en el listado_5. La simulación parcial de este circuito se muestra en la figura_5.
Listado_5: Incrementador/decrementador genérico
Figura_5: simulación de un incrementador/decrementador genérico