Universidad Central de Venezuela Facultad de Ingeniera Escuela de Ingeniera Elctrica Departamento de Electrnica, Computacin y Control Sistemas Digitales I (laboratorio) Prof. auxiliar: Jos Mara Mrquez (viernes 7am)

Proyecto N2 Circuitos secuenciales

Integrantes:

Daniel Antonio Parra Dicillo C.I.: 16.218.771 Juan Santiago Quispe Zambrana C.I.: 15.150.352

Noviembre 2013

Introduccin Un sistema es un conjunto de elementos que cumplen una funcin especfica. En el caso de un sistema digital, es un conjunto de elementos o circuitos lgicos que cumplen la funcin de procesar informacin digital. Los sistemas digitales estn formados por circuitos lgicos, los cuales se clasifican en dos tipos, Circuitos lgicos combinacionales y Circuitos lgicos secuenciales. Un circuito lgico secuencial es aqul cuyas salidas no slo dependen de sus entradas actuales, sino tambin de la secuencia anterior. Los circuitos lgicos cuyas entradas estn alimentadas por fuentes externas, sin realimentacin, es decir, sin conexin entre las salidas y las entradas del sistema, son circuitos combinacionales. En estos circuitos, las salidas estn determinadas por las entradas. Si en un instante dado cambia alguna de las entradas, consecuentemente las salidas deben cambiar, pero las nuevas salidas dependen solamente de las entradas despus del instante dado y no del valor que tuviesen antes de ese instante. Estos circuitos combinacionales no tienen memoria. Las salidas actuales slo dependen de las entradas actuales, y no de los valores anteriores de la entrada. Los circuitos secuenciales constituyen un rea de estudio de los sistemas digitales. stos circuitos se diferencian funcionalmente de los combinacionales por el hecho de que la condicin de salida actual se determina no slo por la entrada presente, sino tambin por las secuencias previas de la entrada. Desde el punto de vista estructural, los circuitos secuenciales difieren de los combinacionales porque poseen lazos de realimentacin. Los circuitos secuenciales se clasifican dependiendo del temporizado de sus seales en dos tipos, stos son, Circuitos secuenciales asincrnicos y Circuitos secuenciales sincrnicos. Los circuitos secuenciales asincrnicos son tiles en una variedad de aplicaciones; se usan cuando es importante la velocidad de operacin, especialmente en los casos donde el sistema digital debe responder con rapidez sin tener que esperar un pulso de reloj. Los circuitos secuenciales asincrnicos pueden ser inestables creando muchas dificultades de diseo debido a la realimentacin directa que tienen. En estos circuitos, el cambio de estado interno ocurre cuando hay un cambio en las variables de entrada. En los circuitos secuenciales sincrnicos, el cambio de estado interno ocurre como respuesta a los pulsos sincronizados de un reloj. Los elementos de memoria en los circuitos secuenciales sincrnicos son flip-flops controlados con reloj. La mayora de los circuitos lgicos que se encuentran en la prctica incluyen elementos de memoria, los cuales requieren que el sistema se describa en trminos de lgica secuencial. Los elementos de memoria son dispositivos capaces de almacenar dentro de ellos informacin binaria, la cual define el estado del circuito secuencial en cualquier momento. En los circuitos lgicos secuenciales sincrnicos, la sincronizacin se logra por medio de un dispositivo temporizador llamado reloj maestro, el cual genera un tren de pulsos. Estos pulsos de reloj se distribuyen a travs del circuito, en tal forma que los elementos de memoria slo estn afectados por la llegada del pulso de sincronizacin. Los

circuitos secuenciales que usan pulsos de reloj en la entrada de elementos de memoria se denominan circuitos secuenciales de reloj, y son del tipo que se encuentran con ms frecuencia. No tiene problemas de inestabilidad y su temporizado se desglosa fcilmente en pasos discretos independientes, cada uno de los cuales se considera por separado. En el presente trabajo nos proponemos disear e implementar cuatro circuitos secuenciales; tales como los descrito anteriormente, que se componen de circuitos de reloj realizados con los chips NE555, contadores binarios up/down de cuatro dgitos, flip flops tipo D (biestables), decodificadores binarios a hexadecimales y multiplexores, y que cumplen funciones particulares. El Circuito A consta de una configuracin con un NE555 para generar un reloj con un t de 0,125 segundos que se conecta a un flip flop tipo D de manera que se genere un diagrama de tiempo especfico.

Por otra parte, en el Circuito B implementaremos un contador binario up/down de cuatro (4) dgitos (0 15) con un interruptor que realice la cuenta en aumento cada 1 segundo (0 ->1->2->3->.->14->15) en una posicin (entrada en nivel alto) y la cuenta en descenso cada t segundos (15 ->14->13->12->.->1->0) para la posicin contraria (entrada en nivel bajo). La salida del contador binario deber ser transformada a decimal y; para ello, usaremos el primer circuito combinacional diseado en el Proyecto N1. Para la visualizacin de la salida del contador binario colocaremos cuatro (4) leds con la configuracin elctrica adecuada para asegurar el funcionamiento del diseo (resistencias de pull-up), mientras que para visualizar la salida decimal se colocarn dos (2) displays 7-segmentos, realizando adems un multiplexado de los mismos con el fin de utilizar un solo driver para manejar ambos displays 7-segmentos. En el Circuito C, disearemos un circuito secuencial que realice dos funciones, que al cambiar de estado un interruptor, coloque todas las seales de un diagrama de tiempo dado en intermitente, esto significa: activar las salidas S3, S4, S7, S8, S10 y S12 enciendo y apagando con un perodo de 0,250 segundos y desactivar el resto de las salidas (S1, S2, S5, S6, S9 y S11). Adems, activar un diagrama secuencial dado. Donde la duracin del t2 ser de 1 segundo. Este proceso ser cclico, es decir, una vez llegado al final se repetir el diagrama de forma indefinida (mientras el interruptor este activo). Al volver a cambiar de estado el interruptor, se mantendr la seal S15 activa, a diferencia de S14 y S13 que estarn en nivel bajo. . Finalmente; en el Circuito D, disearemos un circuito secuencial que realice dos funciones, que al cambiar de estado un interruptor, coloque todas las seales del diagrama de tiempo C en intermitente, esto significa: activar las salidas S3, S4, S7, S8, S10 y S12 enciendo y apagando con un perodo de 0,250 segundos y desactivar el resto de las salidas (S1, S2, S5, S6, S9 y S11). Adems, activar el diagrama de tiempo secuencial dado. La duracin de t2 debe ser de 1 segundo. Este proceso ser cclico, es decir, una vez llegado al final se repetir el diagrama de forma indefinida (mientras el interruptor est activo). Al volver a cambiar de estado el interruptor, se mantendr la seal S15 activa, a diferencia de S14 y S13 que estarn en nivel bajo.

Diseo e implementacin de circuitos secuenciales Se requiere realizar el diseo e implementacin de un circuito secuencial que cumpla con las condiciones propuestas en los enunciados de los apartados A, B, C y D, utilizando los conocimientos obtenidos en la materia. CIRCUITO A Se desea realizar un circuito secuencial que cumpla con el siguiente diagrama de tiempo:

Figura N1 Diagrama de tiempo de la parte A

El valor de t ser de 0,125 segundos. El recuadro vaco representa la seal de salida deseada en nivel bajo y el recuadro azul representa la seal en nivel alto. La seal de entrada es independiente. Plano del diseo completamente especificado:

Figura N2 Diagrama del circuito secuencial implementado

Diagramas de tiempo de las seales producidas:

Figura N3 Diagramas de tiempos de las seales producidas por el circuito secuencial implementado

Diagrama de estados del circuito secuencial:

Figura N4 Diagramas de estado del circuito secuencial diseado

Descripcin del funcionamiento: Como vemos en la Figura N4, el diagrama de estados del circuito secuencial requerido presenta solo dos estados que corresponden a una variable de estados representada por un flip-flop. En nuestro diseo que mostramos en la Figura N2; efectivamente, usamos un flip-flop tipo D 74LS74 ajustado como Divisor de Frecuencia; es decir, conectando su salida Q a su entrada D, y cuya seal de reloj; que controla su funcionamiento, se tom de la salida de la Etapa de Temporizado diseada mediante un chip temporizador NE555 cuyos parmetros ajustados son presentados en la prxima seccin de este informe.

El reset del flip-flop se controla mediante un DC Switch que asigna en su pin correspondiente cuando el Switch est cerrado y 0V cuando ste se encuentra abierto. En el primer caso, el flip-flop funcionar y presentar la onda cuadrada requerida en su salida; en el segundo caso, ste estar desactivado y la salida ser fijada en 0V.

CCV

Como se requiere que la seal de salida del circuito secuencial sea de perodo ; es decir, de frecuencia

0.25T s4f Hz , el temporizador se ajust de tal manera que su salida

produjera una seal cuadrada de frecuencia 8f Hz que; al alimentar el flip-flop, ste dividiera su frecuencia para producir la seal requerida. stas seales las presentamos en la Figura N3 y se ajustan al diagrama de tiempo solicitado en el trabajo y que muestra la Figura N1. Clculos tericos de los parmetros de inters: Para el ajuste del perodo de la seal de salida del circuito secuencial solicitado, se ajustaron los parmetros del temporizador en modo astable de tal manera que produjeran una seal de salida de onda cuadrada de 0V a 5V con una frecuencia de

8f Hz correspondiente a un perodo de 0.125T s . Para ello, se usaron las siguientes ecuaciones:

Tiempo de baja:

1 1 2 1 1 2ln(2) ( ) 0,693 ( )t R R C t R R C

Tiempo de alza:

2 2 2ln(2) 0,693t R C t R2 C

Con la finalidad de obtener un Ciclo de Trabajo (Duty Cycle) de 50% se us:

1 2t t

Para la determinacin de la frecuencia requerida se us:

1 2

10,693 ( 2 )

fC R R

Al usar tales ecuaciones, se obtuvieron los valores correspondientes para las resistencias y el capacitor requerido que; al llevarlos a sus valores comerciales ms cercanos, se obtuvieron los siguientes:

Fijando el valor del capacitor en 2.2C F

Obtuvimos: 1 4.7R K y 2 39R K Al introducirlos en las ecuaciones previas se obtuvo que el Duty Cycle ajustado fue:

52%Duty Cycle Esos valores constituyen los parmetros de control del temporizador y se ubican mediante conexiones especficas tal como presentamos en la Figura N5.

Figura N5 Diagrama cicuital del temporizador NE555 y sus parmetros de control

CIRCUITO B Se requiere implementar un contador binario up/down de cuatro (4) dgitos (0 15) con un interruptor que realice la cuenta en aumento cada t segundos (0 ->1->2->3->.->14->15) en una posicin (entrada en nivel alto) y la cuenta en descenso cada t segundos (15 ->14->13->12->.->1->0) para la posicin contraria (entrada en nivel bajo). La salida del contador binario deber ser transformada a decimal (se recomienda utilizar el combinacional diseado en la Prctica N1. Ejemplo:

Digitoatransformar Resultadodela

transformacin0=0000 00=000000007=0111 07=00000111C=1100 12=00010010F=1111 15=00010101

Para la visualizacin de la salida del contador binario se debern colocar cuatro (4) leds con la configuracin elctrica adecuada para asegurar el funcionamiento del diseo (resistencias de pull-up), mientras que para visualizar la salida decimal se colocarn dos (2) displays 7-segmentos, realizando adems un multiplexado de los mismos con el fin de utilizar un solo driver para manejar ambos displays 7-segmentos. Solucin: Para esto se uso como seal de entrada para la etapa del combinacional una seal de temporizador explicada en la Parte A. Diseado para alcanzar una frecuencia de 1 Hz o sea con cambios de Digitos controlados cada 1 segundo. Se realizo el montaje del circuito temporizador, de la siguiente manera.

Figura N6 - Circuito Temporizador con el NE555

Teniendo el montaje para un circuito temporizador con NE555, y con las ecuaciones que describen su comportamiento.

Ecuaciones:

;

Los equipos con conmutaciones de alta velocidad generan ruido en las lineas de alimentacin debido a la carga y descarga de los capacitores internos y externos de los circuitos. La corriente instantnea generada por los flancos de subida y bajada de las salidas causan que las lneas de alimentacin flucten. Este efecto puede hacer que la tensin de alimentacin se salga fuera de las condiciones recomendadas o que se generen falsas seales, creando serios problemas. Una simple y sencilla solucin es el capacitor de bypass. Un capacitor de bypass almacena una carga elctrica que es cedida a la lnea de alimentacin durante una bajada transitoria de la tensin. Esto proporciona una pequea alimentacin aadida que minimiza el ruido generado por la conmutacin en los dispositivos del circuito. Tipo de Capacitor: En un entorno de alta velocidad las inductancias internas de un capacitor de bypass se tornan muy crticas. Conmutaciones a alta frecuencia de las salidas generan ruido de alta frecuencia (mayor que 100MHz) en las lneas de alimentacin. Pero para nuestro caso se trabajara con una Frecuencia que solo llega a los 60 Hz, entonces podremos utilizar condensadores de tipo Cermico y Electroltico sin ningn problema.

Figura N7 - Circuito Temporizador 1 Hz

Siendo la seal de control de tiempo (CLOCK) la que controla la velocidad con la cual el contador 74LS169 realiza la cuenta de cero a quince o de Quince a Cero, dependiendo de la posicin del Switch que manda a contar en modo ascendente si el Switch esta en Nivel alto o en modo descendente si el Switch esta en Nivel bajo, con una frecuencia de 1 Hz o lo que es lo mismo con un perodo de 1 segundo y con Duty Cycle de 50%. A la salida del contador se le colocaron 4 diodos Led de control, para poder observar de manera visual el conteo correcto de dicho Integrado 74LS169. Adems se le agrego un pulsador para reniciar la cuenta.

Figuraa N8 - Circuito Contador

Dichas seales representadas en los 4 diodos Led se convierten en las seales de entrada del circuito combinacional conseguido en la primera parte de la Prctica del Laboratorio de Sistemas Digitales, Realizndose as entonces una lectura automatizada de las combinaciones de entradas de los nmeros de 4 bits de Cero a Quince en el circuito combinacional por medio de la seal del Timer NE555 y por medio del contador 74LS169. Dicho conteo se puede verificar observando las 8 salidas representadas visualmente por medio de los 8 diodos Led.

Figura N9 - Circuito Combinacional

Estas salidas se convierten en las entradas de un Multiplexor que tiene internamente 4 multiplexores 2 a 1, que se aadi al sistema para poder controlar las seales que van a entrar finalmente a los dos Displays. Dicho Multiplexor es controlado con un Temporizador diseado para enviar la seal de control (CLOCK) a 30 Hz, que a su vez controla la velocidad con la cual los Transistores 2N3904 enviaran la seal a los Displays a travs de los colectores.

Figura N10 - Circuito Temporizador a 30 Hz

Figura N11 - Circuito con Multiplexor 74LS147

Seguidamente se le agrego una etapa de dos transistores configurados de tal manera que hacen que cada Display trabaje de forma independiente a la hora de mostrar los dgitos a la salida. Esta configuracin trabaja con dos estados de los transistores en Saturacin y Corte. Para que el ojo no perciba este cambio de trabajo entre los dos Displays, se le coloco como seal de control de tiempo (CLOCK) un Timer que trabaja a una frecuencia de 60 Hz este a su vez trabaja como un Selector entrada del Multiplexor 74LS147. Las salidas del Multiplexor, dependen del selector, teniendo 4 salidas, Este multiplexor se encarga de enviar seales que trabajan con un selector que enva las entradas pares o impares representadas en la simulacin como los conectores (2,5,11,14 y 3,6,10,13) del Multiplexor 74LS147.

Figura N12 - Circuito con Displays

Finalmente, se realizaron las conexiones de los Displays Ctodo Comn, con la particularidad de que en lugar de las conexiones a tierra en los Displays, estas se conectan a las seales provenientes de los colectores de los transistores que hacen la funcin de selectores en los Displays.

CIRCUITO C Haciendo uso del combinacional implementado en la parte B de la prctica 1, se desea disear un circuito secuencial que genere el diagrama de tiempo que se muestra a continuacin. La entrada del secuencial ser una seal sincronizada con perodo de 1 segundo:

Figura N13 Diagrama de tiempo de la parte C

Como se muestra en la Figura N13, el proceso debe ser cclico, es decir, una vez llegado al final de la secuencia se debe repetir el diagrama de forma indefinida. Plano del diseo completamente especificado:

Figura N14 Diagrama del circuito secuencial implementado

Diagramas de tiempo de las seales producidas:

Figura N15 Diagramas de tiempos de las seales 1, 2, 3 y 4 producidas por el circuito secuencial implementado

Figura N16 Comparacin de los diagramas de tiempos de las seales 1, 2, 3 y 4 producidas por el circuito secuencial implementado y requeridas

sto se cumple para todas las seales en todo instante de tiempo.

Descripcin del funcionamiento: Como se ve en la Figura N14, en la primera etapa, la Etapa de Temporizado; compuesta por un temporizador NE555 ajustado en modo astable para obtener un seal de onda cuadrada en la salida, controla el conteo del contador del dispositivo secuencial 74LS169 de la Etapa de Conteo siguiente. ste contador cuenta ascendentemente del 0 al 15 y en su salida muestra el cdigo binario natural de cada nmero. sta etapa consta; adems, de un pulsador para resetear la cuenta que lleva el contador. El cdigo binario de cada nmero que se lleva en la cuenta, es mostrado en los 4 diodos LEDs de la salida del contador. Las salidas del contador tambin estn conectadas a las entradas de la Etapa de Decodificado, compuesta por un decodificador 4 a 16 74LS154. Este dispositivo combinacional MSI posee 16 salidas de las que cada una es activada conforme al nmero decimal cuyo cdigo binario natural llega a su entrada. Por ejemplo, si en la entrada llega la combinacin 0010, se activar la salida 2 mientras las dems permanecen en valor bajo. Las salidas del Decodificador entran en el circuito combinacional elaborado en la parte C del Proyecto N1 cuyas salidas son mostradas en la Etapa de Salida de este Circuito C. El patrn de en encendido y apagado de tales salidas, obedece cclicamente al Diagrama de Tiempo de la Figura N13 y; en la Figura N15, lo mostramos para las primeras cuatro salidas. En la Figura N16, realizamos la comparacin pertinente con el propsito de validar nuestro diseo. Clculos tericos de los parmetros de inters: Para el ajuste del perodo de la seal de salida del circuito secuencial solicitado, se ajustaron los parmetros del temporizador de la Etapa inicial de Temporizado de tal manera que produjeran una seal de salida de onda cuadrada de 0V a 5V con una frecuencia de 1f Hz correspondiente a un perodo de 1T s . Para ello, se usaron las mismas ecuaciones del Circuito A. Al usar tales ecuaciones, se obtuvieron los valores correspondientes para las resistencias y el capacitor requerido que; al llevarlos a sus valores comerciales ms cercanos, se obtuvieron los siguientes:

Fijando el valor del capacitor en 4.7C F

Obtuvimos: 1 4.7R K y 2 150R K Al introducirlos en las ecuaciones previas se obtuvo que el Duty Cycle ajustado fue:

50%Duty Cycle

Esos valores constituyen los parmetros de control del temporizador de la Etapa de Temporizado y se ubican mediante conexiones especficas tal como las presentamos en la Figura N5.

CIRCUITO D Se desea un circuito secuencial que realice dos funciones:

Al cambiar de estado un interruptor, coloque todas las seales del diagrama de tiempo C en intermitente, esto significa: activar las salidas S3, S4, S7, S8, S10 y S12 enciendo y apagando con un perodo de 0,250 segundos y desactivar el resto de las salidas (S1, S2, S5, S6, S9 y S11).

Active el diagrama de tiempo secuencial que se muestra a continuacin:

Figura N17 Diagrama de tiempo de la parte D

La duracin de t2 ser de 1 segundo. Este proceso debe ser cclico, es decir, una vez llegado al final se debe repetir el diagrama de forma indefinida (mientras el interruptor est activo). Al volver a cambiar de estado el interruptor, se deber mantener la seal S15 activa, a diferencia de S14 y S13 que debern estar en nivel bajo. Plano del diseo completamente especificado:

Figura N18 Diagrama del circuito secuencial implementado

Diagramas de tiempo de las seales producidas:

Figura N19 Comparacin de los diagramas de tiempos de las seales 13, 14 y 15 producidas por el circuito secuencial implementado y requeridas

sto se cumple para todas las tres seales en todo instante de tiempo.

Descripcin del funcionamiento: Para este ltimo circuito; como se nota en la Figura N18, se usaron los Circuitos A y C con el propsito de cumplir con las condiciones de diseo solicitadas. Las salidas del Circuito C entran en una Etapa de Multiplexado compuesta por 3 multiplexores 2 a 1 74LS157 de los cuales, su selector es controlado por el DC Switch de la Etapa de Selector de los Multiplexores. El proceso de control de los multiplexores se realiza de la siguiente manera:

Cuando el interruptor selector es abierto, se colocan todas las seales del diagrama de tiempo C en intermitente; es decir, se activan las salidas S3, S4, S7, S8, S10 y S12 enciendo y apagando con un perodo de 0,250 segundos y se desactivan el resto de las salidas (S1, S2, S5, S6, S9 y S11). Las salidas S13, S14 y S15 del Circuito D muestran el diagrama de tiempo de la Figura N17 tal como damos una muestra en la Figura N19. Todas estas salidas son mostradas en los diodos LEDs de la Etapa de Salida del Circuito D. En el plano del diseado mostramos el combinacional que controla las 3 ltimas salidas.

Cuando el interruptor selector es cerrado, el Circuito D muestra el diagrama

de tiempo secuencial del circuito C.

Conclusiones Luego de la realizacin del diseo, implementacin y prueba de los circuitos secuenciales propuestos en este Segundo Proyecto de la asignatura Sistemas Digitales, podemos afirmar que; al ejecutar un estudio del funcionamiento de algunos circuitos integrados tales como el decodificador, el contador y el multiplexor, notamos que cada uno de ellos posee caractersticas propias que simplifican enormemente el diseo de los sistemas digitales debido a la facilidad con la cual; tras examinar tales caractersticas mediante la inspeccin de sus Hojas de Datos del fabricante (datasheets), podemos implementarlos para realizar funciones especficas de diseo. Es importante resaltar que; antes de realizar una conexin fsica de un circuito, es recomendado realizar una simulacin mediante un programa simulador de circuitos electrnicos, que en nuestro caso fue el Proteus 8, con la finalidad de comprobar el comportamiento del diseo del circuito deseado y corregir las posibles fallas del diseo. Adems, debemos resaltar el hecho de que se pudieron verificar las diferencias entre un circuito combinacional y uno secuencial, siendo la diferencia que los combinacionales son circuitos sin memoria, es decir, no dependen del estado anterior mientras que los secuenciales si. Estas aplicaciones nos permitirn disear e implementar el circuito secuencial final con el cual podremos alcanzar los objetivos propuestos de funcionamiento del sistema digital del Tercer Proyecto del laboratorio de la asignatura.

Bibliografas consultadas 1.- Texas Instruments. The Logic Data TTL Book. 1988. 2.- Malik,N.R., Circuitos Electrnicos. Anlisis, Simulacin y Diseo, Editorial Prentice-Hall 1996. 3.- Omar A. Valero. D, Introduccin a los Sistemas Digitales. Editorial Innovacin Tecnolgica Facultad de Ingeniera Universidad Central de Venezuela. 2001. 4.- Wakerly, John. Diseo digital Principios y prcticas. Tercera edicin. Editorial Pearson educacin Prentice Hall. 2001. 5.- Sedra, Adel y Smith. Circuitos microelectrnicos. Editorial Oxford. 2002. 6.- Jorge A. Bernadas. Circuitos Secuenciales. Diseo y Anlisis Editorial Innovacin Tecnolgica. Facultad de Ingeniera Universidad Central de Venezuela. 1997. 7.- http://alldatasheet.es