Preparatorio 13
-
Upload
iso-proano -
Category
Documents
-
view
101 -
download
7
Transcript of Preparatorio 13
D.E.E.E
CIRCUITOS DIGITALES
PRÁCTICA #13
DISEÑO DE MÁQUINAS SECUENCIALES SINCRÓNICAS
INTEGRANTES: ISRAEL
PROAÑO
JUAN
BERMEO
04-07-2012
GUÍA DE PRACTICA No. 3.3
Tema: Diseño de Máquinas secuenciales sincrónicas
1. Objetivo.Implementar una máquina secuencial sincrónica aplicando para ello todos los pasos necesarios para su diseño.
2. Materiales y Equipos. Materiales.
Protoboard Elementos biestables, compuertas lógicas, circuitos MSI. Resistencias Pulsador mecánico Diodos led Displays Cables
Equipos: Fuente de alimentación Punta lógica Multímetro Digital
3. Procedimiento
3.1 Implementar el circuito correspondiente al diseño realizado en el trabajo preparatorio
Recuerde armar su circuito con cables de longitudes cortas.
3.2 Conecte la fuente de alimentación ( 5V DC) a su circuito y compruebe el funcionamiento del mismo verificando que el diseño cumpla con el diagrama de estados obtenido en su trabajo preparatorio. Recuerde verificar todas las combinaciones posibles de sus entradas para cada estado.
3.3 Apague la fuente de alimentación y enciéndala luego de unos pocos segundos y verifique el funcionamiento de su circuito inicializador.
3.4 Realice el reseteo de su máquina secuencial sincrónica en cualquier instante del diagrama de estados y verifique el funcionamiento combinado tanto de su circuito inicializador como de su circuito antirebotes.
En caso de mal funcionamiento realice los pasos 3.5 y 3.6
3.5 NO desarme el circuito implementado. Como primer paso verifique conexiones, continuidad, voltaje de la fuente de alimentación, alimentación de los integrados, voltaje de las entradas asincrónicas, señal de reloj.
3.6 Si la falla se mantiene prosiga a medir y verificar voltajes en el circuito (0L= aprox. 0V, 1L=aprox. 5V). Se recomienda realizar las mediciones desde la salida del circuito hacia las entradas, haciendo uso del multímetro digital. Tome en cuenta que para circuitos secuenciales las mediciones debe hacerlas usando una señal de reloj manual, caso contrario no podrá verificar resultados.
Realice las mediciones por bloques (DP, EM, DS)
TRABAJO PREPARATORIO LABORATORIO No. 3.3
Tema: Diseño de Máquinas secuenciales sincrónicas
Objetivo.Implementar una máquina secuencial sincrónica aplicando para ello todos los pasos necesarios para su diseño.
1. Diseñe el circuito correspondiente al siguiente enunciado
Se desea diseñar una máquina secuencial que permite el ingreso a un computador, el cual tiene dos entradas y dos salidas, tal como se indica en la figura. La entrada LL es una llave, y la entrada CL es el acceso para una clave secuencial: 1001.
Para acceder al computador, la llave LL debe estar ingresada y la clave CL debe ser la correcta. Si la llave es sacada durante el ingreso y utilización del computador, éste se apaga debiendo ser reiniciado. Además, si la clave es incorrecta el circuito se bloquea hasta un nuevo reseteo del mismo.
Las dos salidas del computador son: E (Habilitar el computador) y BL (Bloqueo del computador).
LL
CLK
LL
SECUENCIALEMAQUINA
CL
BLECL BL
Las salidas del circuito E y BL deben decodificarse de tal manera que las respuestas se observen en un display:
Al activarse la salida E (acceso al computador permitido) debe aparecer en el display la letra A (Acceso)
Cuando la clave ingresada es incorrecta el circuito se bloquea y debe aparecer en el display la letra L (bloqueado), hasta el reseteo del mismo tal como indica el enunciado.
En el resto de situaciones, en el display debe aparecer el número decimal correspondiente al código de estado en el cual se encuentre la máquina.
Escriba la tabla de decodificación de las salidas E y BL.
At-1 Bt-1 Ct-1
D.P
DA DB DCE.M
At Bt Ct
D.S
LL
BLE
CL
2. Diagrama de bloques de su máquina secuencial
3. Especifique claramente todos los pasos para el diseño de máquinas secuenciales sincrónicas
3.1 Obtener las especificaciones del problema y dibujar los diagramas de estados correspondientes
Especificaciones:
Llave (LL) : 0 No ingresada LL
1 Ingresada LL
Clave (CL): 0 Incorrecta CL
1 Correcta CL
Habilitación del computador (E): 0 Desactivado E 1 Activado E
Bloqueo del computador (BL): 0 Desbloqueada BL 1 Bloqueada BL
0X/00
e
11/00
1X/10
f
d
c
11/01
10/01
XX/01
10/00
a
b
h
g
11/00
0X/00
11/01
10/00
XX/00
XX/00
10/01
0X/00
0X/00
Diagrama de estados
0X/00
e100
11/00
1X/10
f101
d011
c010
11/01
10/01
XX/01
10/00
a000
b001
h111
g110
11/00
0X/00
11/01
10/00
XX/00
XX/00
10/01
0X/00
0X/00
3.2 Asignar un código binario único a cada estado
3.3 Escribir la tabla de estado presente y de próximo estado, seleccionando los tipos de Flip Flops que van a formar el elemento de memoria.
Los flip flops que seleccionamos para el E.M. son los tipo D.
ESTADOS At-1 Bt-1 Ct-1 LL CL At Bt Ct DA DB DC E BL
a
0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 0 0 0 0 00 0 0 1 0 1 0 1 1 0 1 0 10 0 0 1 1 0 0 1 0 0 1 0 0
b
0 0 1 0 0 0 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 0 0 00 0 1 1 0 0 1 0 0 1 0 0 00 0 1 1 1 1 0 1 1 0 1 0 1
c
0 1 0 0 0 0 0 0 0 0 0 0 00 1 0 0 1 0 0 0 0 0 0 0 00 1 0 1 0 0 1 1 0 1 1 0 00 1 0 1 1 1 0 1 1 0 1 0 1
d
0 1 1 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 0 0 0 0 0 0 00 1 1 1 0 1 0 1 1 0 1 0 10 1 1 1 1 1 0 0 1 0 0 0 0
e
1 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 0 0 0 0 0 01 0 0 1 0 1 0 0 1 0 0 1 01 0 0 1 1 1 0 0 1 0 0 1 0
f
1 0 1 0 0 1 0 1 1 0 1 0 11 0 1 0 1 1 0 1 1 0 1 0 11 0 1 1 0 1 0 1 1 0 1 0 11 0 1 1 1 1 0 1 1 0 1 0 1
g
1 1 0 0 0 0 0 0 0 0 0 0 01 1 0 0 1 0 0 0 0 0 0 0 01 1 0 1 0 0 0 0 0 0 0 0 01 1 0 1 1 0 0 0 0 0 0 0 0
h
1 1 1 0 0 0 0 0 0 0 0 0 01 1 1 0 1 0 0 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0 0 01 1 1 1 1 0 0 0 0 0 0 0 0
3.4 Dibujar los mapas K y obtener las expresiones lógicas del DP y DS.
Para las expresiones lógicas del DP pudimos obtenerlas directamente sin necesidad del mapa k.
ESTADOS
At-1 Bt-1 Ct-1 DA DB DC
a 0 0 0 ¿CL 0 ¿b 0 0 1 ¿CL ¿CL ¿CLc 0 1 0 ¿CL ¿CL ¿d 0 1 1 ¿ 0 ¿CLe 1 0 0 ¿ 0 0f 1 0 1 1 0 1g 1 1 0 0 0 0h 1 1 1 0 0 0
Para las expresiones lógicas del DS:
A A
E B CLL CL 00 01 11 10
00 01 11 10
E B CLL CL 00 01 11 10
00 01 11 1 10 1
E=A BC≪¿
A A
BL B CLL CL 00 01 11 10
00 01 11 1 110 1 1
BL B CLL CL 00 01 11 10
00 1
01 1 11 1 10 1
4. BL=A BC+BC≪CL+A BC≪CL+A BC≪CL+A BC≪CLDiagrama electrónico optimizado
R4
DC7
Q3
GN
D1
VC
C8
TR2
TH6
CV5
U1
555
VCC
R110k
C10.001u
C210u
R2220
D1LED-RED
VCC
R310k
C310u
CIRCUITO RELOJ
SALIDA DEL RELOJ
R82K
C44u
CIRCUITO ANTIRREBOTES
CLK
RV2
100k
D21N4001
D41N4001
Y
SW1SW-SPDT
1
23
U16:A
7408
CIRCUITO INICIALIZADOR
X0
4X
13
X2
2X
31
X4
15X
514
X6
13X
712
A11
B10
C9
E7
Y5
Y6
U474151
OFF ON 12
43
DSW1
DIPSW_2
VCC
R5220
GND
LLCL
X0
4X
13
X2
2X
31
X4
15X
514
X6
13X
712
A11
B10
C9
E7
Y5
Y6
U574151
X0
4X
13
X2
2X
31
X4
15X
514
X6
13X
712
A11
B10
C9
E7
Y5
Y6
U674151
ABC
ABCGN
D
GN
D
DA
DB
DC
GN
D
ABC
D2
Q5
CLK3
Q6
S4
R1
U2:A
74LS74
D12
Q9
CLK11
Q8
S10
R13
U2:B
74LS74
D2
Q5
CLK3
Q6
S4
R1
U3:A
74LS74
VC
C
VC
C
VC
C
DC
CLK
DB
CLK
Y Y Y
DA
CLK
C
CN
B
BN
A
AN
GN
D
1 2
U7:A
7404
3 4
U7:B
7404
CL
E
CLN
EN
1
23
U8:A
7408
4
56
U8:B
7408
LL
CL
LL
CLN
M1
M2
VC
C
LL M1
M2 G
ND
M2
GN
D VC
C
M2
LLM1
9
108
U8:C
740812
1311
U8:D
7408
C
BN
ABL
1
23
U9:A
74084
56
U9:B
7408
C
BN
ANE
1
23
U10:A
7432
BL
EW
1A2
1Y4
1B3
2A5
2Y7
2B6
3A11
3Y9
3B10
4A14
4Y12
4B13
A/B1
E15
U11
74LS157
1A2
1Y4
1B3
2A5
2Y7
2B6
3A11
3Y9
3B10
4A14
4Y12
4B13
A/B1
E15
U12
74LS157
A7
QA13
B1
QB12
C2
QC11
D6
QD10
BI/RBO4
QE9
RBI5
QF15
LT3
QG14
U13
7447
ABC
AABBCCDDEEFFGG
GND GND
GND
AA
BBEN
ENCCENDD
E
EEGND
FFGND
GGEN
AAA
BBB
CCC
DDD
EEE
FFF
GGG
W W
AAA
CCCBBB
DDDEEEFFF
GGG
VC
C
R4220
VCC
5. Lista de elementos
Lista de ElementosValor/Entradas
utilizadas
U1 555 1U2 74LS74 (2/2)U3 74LS74 (1/2)U4 74151 1U5 74151 1U6 74151 1U7 7404 (2/6)U8 7408 (4/4)U9 7408 (2/4)
U10 7432 (1/4)U11 74LS157 1U12 74LS157 1
U13 7447 1U16 7408 (1/4)
R1, R3 10KΩR2, R5, R4 220Ω
R2 2KΩD2, D4 1N4001
D1 Diodo Led rojoC2, C3 10uF
C1 0,001uFC4 4uF
Dip-Switch DSW1 (2/2)Dip-Switch DSW2 (3/3)
Display 7 segmentos
1
6. Conclusiones y recomendaciones
7. Bibliografía
Fundamentos de Sistemas Digitales Thomas Floyd, Prentice Hall Sistemas Digitales Principios y Aplicaciones, Ronald Tocci, Prentice Hall.