MODULACIN PWM APLICADA A INVERSORES TRIFSICOS DENTRO DEL ESQUEMA DE ACCIONAMIENTOS ELCTRICOS AC.

Lpez Mesa Diana Jimena, Camacho Muoz Guillermo Alberto, Daz Chvez Jaime Oscar, Gaviria Lpez Carlos Alberto.

Universidad del Cauca. Facultad de Ingeniera Electrnica y Telecomunicaciones (FIET). djlopez@unicauca.edu.co, gacamacho@unicauca.edu.co, jadiaz@unicauca.edu.co,

cgaviria@unicauca.edu.co. rea de Tulcn Cr 3 3N 100. Popayn, Cauca. Resumen: Este artculo presenta un anlisis de las principales variaciones de los algoritmos de modulacin por ancho de pulso (PWM), aplicados a inversores trifsicos dentro del esquema de accionamientos elctricos para motores AC. La descripcin terica se centra en el proceso de modulacin y se apoya con resultados de simulacin para permitir un mejor entendimiento del proceso. Finalmente, se propone un esquema de modulacin SV-PWM hbrido que permite elegir un algoritmo de modulacin especfico de acuerdo al punto de operacin del accionamiento con el fin de mejorar caractersticas de desempeo en la seal modulada de salida. Copyright 2007 DEIC-FIET. Palabras Claves: Accionamiento elctrico, Motor de induccin, Inversor trifsico, Sistemas trifsicos, Transformacin de Clarke, Vectores espaciales.

INTRODUCCIN En aplicaciones del motor de induccin donde se requieren velocidades variables, la fuente de potencia debe suministrar voltajes con amplitud y frecuencia variables; la solucin ms comn para el accionamiento del motor es el uso de inversores. Los inversores se ubican en la electrnica de potencia en el campo de la conversin de energa elctrica y tienen como funcin principal el generar una seal sinusoidal con amplitud y/o frecuencia variable a partir de fuentes DC. De acuerdo a su fuente de alimentacin los inversores se clasifican en: inversores con fuente de corriente (CSI) e inversores con fuente de voltaje (VSI). Dentro de estos dos grupos existen varias configuraciones, sin embargo, para el caso de los accionamientos elctricos de baja y mediana potencia la topologa tpica es el inversor trifsico de dos niveles en puente completo de la Figura 1 (Martn, 2003). Este esquema est formado por un conjunto de seis transistores de potencia, con 6 diodos en anti paralelo alimentados por una fuente de voltaje DC.

Figura 1. Inversor trifsico VSI de dos niveles en

puente completo.

Cada par transistor-diodo opera en los estados de corte o saturacin comportndose como un interruptor bidireccional. A partir del estado de los interruptores, los terminales de salida de cada rama toman los valores de tensin

o

con respecto al terminal central

de fuente de DC N (ver punto N en la Figura 1). La secuencia de conmutacin que siguen los interruptores viene impuesta por un proceso previo de modulacin que ser el que determine las caractersticas de la seal de salida, entre ellas: forma, amplitud, frecuencia y contenido armnico.

Actualmente existe gran variedad de tcnicas de modulacin utilizadas en el control de inversores trifsicos; una tcnica empleada que deriva sus bases del rea de las telecomunicaciones (Capitaneanu, 2001) es la modulacin por ancho de pulso (PWM - Pulse Width Modulation). Dentro de esta tcnica se han propuesto diversos algoritmos de modulacin, cada uno pretendiendo mejorar alguna caracterstica dentro del proceso, por ejemplo: las prdidas por conmutacin, la eficiencia de la conversin o el contenido armnico presente en la onda de salida. En los accionamientos elctricos, esta ltima caracterstica es de gran importancia debido a la cantidad de efectos indeseables que provocan las seales armnicas al atravesar los devanados del motor; entre ellos se destacan: distorsiones en la onda sinusoidal, reducciones del factor de potencia, incremento de las prdidas en la mquina, sobrecalentamientos, vibraciones, reduccin del par til de la mquina y de la vida til del motor. Schnung (1964), plantea que el contenido armnico en la operacin del inversor puede ser mejorado significativamente realizando una modulacin en funcin de una seal sinusoidal y propone el algoritmo de modulacin PWM sinusoidal (SPWM-sinusoidal PWM); a partir de entonces, se inicia el desarrollo de los algoritmos PWM modernos (Hava, 1998), objeto de estudio de este artculo. Para abordar este tema el artculo est organizado de la siguiente manera: La seccin 1 sita la discusin acerca de los moduladores PWM en la aplicacin especfica de los accionamientos elctricos AC; En la seccin 2 se presentan los fundamentos de la modulacin PWM dentro de sus dos enfoques CB-PWM y SV-PWM. En la seccin 3 se propone un esquema de modulacin basado en vectores espaciales que permite implementar algoritmos PWM hbridos. Finalmente, en la seccin 4 se resumen las principales conclusiones obtenidas de este estudio.

1. FUNDAMENTOS DE LA MODULACIN PWM

Las tcnicas de modulacin PWM se basan en el principio de balance voltio-segundo. Segn este principio, el ciclo de trabajo del tren de pulsos generado est determinado por el voltaje con amplitud y frecuencia deseada a la salida del inversor. Existen dos enfoques para la implementacin de la modulacin PWM: Modulacin PWM basada en portadora (CB-PWM). Modulacin PWM basada en vectores espaciales (SV-PWM).

1.1. Modulacin PWM basada en portadora (CB-PWM)

Para ilustrar el principio de funcionamiento de la tcnica PWM basada en portadora obsrvese el diagrama de la Figura 2, que corresponde a la fase a del inversor trifsico. En la Figura, las seales de activacin de los interruptores superior e inferior, y respectivamente, se obtienen mediante la comparacin entre las amplitudes de una seal de alta frecuencia denominada portadora y una seal de baja frecuencia denominada moduladora o de referencia. Para el clculo de las seales y es suficiente un nico proceso de comparacin puesto que estas son complementarias. Al considerar el inversor trifsico, son necesarios 3 procesos de comparacin simultneos, uno para cada fase como se muestra en la Figura 3.

Figura 2. Fase de un inversor trifsico VSI de dos

niveles en puente completo.

En la Figura 3a), las seales de entrada del bloque modulador son el conjunto trifsico de moduladoras ,

, y la seal portadora ; la salida est compuesta por las seales lgicas de compuerta de los interruptores: , y . El bloque inversor toma como seal de entrada al conjunto , , , y entrega a la salida un tren de pulsos con amplitud

y ancho variable. Por simplicidad, la

descripcin del proceso de modulacin se realizar con base en el esquema normalizado de la Figura 3b) y su anlisis se concentrar en la fase , teniendo en cuenta que las fases y presentan las mismas formas de onda pero desfasadas 120 y 240 respectivamente. La seal portadora. Est seal generalmente es peridica y su frecuencia esta determinada por diversos criterios, tales como: el nivel de prdidas por conmutacin permitido, la velocidad de conmutacin de los dispositivos semiconductores de la etapa de potencia y las regulaciones de compatibilidad electromagntica vigentes, entre otras (Holtz, 1994) . La forma ms comn de la seal portadora es la triangular, sin embargo, otras variantes conocidas son: la diente de sierra con pendiente positiva, la diente de sierra con pendiente negativa y versiones aleatorias que varan entre las tres anteriores (Capitaneanu, 2001) (Ver Figura 4).

Figura 3. Esquema de modulacin trifsico PWM basado en portadora. a) Diagrama de bloques. b) Esquema normalizado.

a) b) c) d)

Figura 4. Formas de la seal portadora. a) Triangular. b) Diente sierra de pendiente negativa. c) Diente sierra de pendiente positiva d) Aleatoria.

La forma de la seal portadora define el tipo de control que se hace sobre los flancos de la seal modulada. Cuando la portadora es una diente de sierra el control del ancho de pulso se hace sobre uno de los flancos; en el caso de la pendiente negativa el control se realiza sobre el flanco de subida y los pulsos resultantes estn alineados hacia la derecha, esta variacin del PWM es denominada Leading Edge PWM (ver Figura 5b)). Cuando la pendiente es positiva el control se realiza sobre el flanco de bajada, y la variacin se denomina Trailing Edge PWM; en este caso los pulsos resultantes estn alineados hacia la izquierda (ver Figura 5c)). Cuando la portadora es triangular, en cada periodo de portadora se generan 2 intersecciones con la moduladora, permitiendo el control tanto del flanco de subida como del flanco de bajada de los pulsos resultantes; esta variacin se denomina Double Edge PWM, (ver Figura 5a)) (Svenson, 1999) . La seal moduladora. La seal moduladora contiene la informacin de amplitud, frecuencia y fase deseadas y por esta razn se conoce tambin como seal de referencia. Su forma puede tomar diversos perfiles. En la ya mencionada PWM sinusoidal el conjunto de seales moduladoras , , , corresponde al expuesto en la Figura 6a). Otras formas empleadas en las aplicaciones de accionamientos elctricos se ilustran en la Figura 6. Note que en la Figura 6 las seales de fase estn desfasadas 120 y su amplitud, en el esquema normalizado, vara en el rango

.

a)

b)

c)

Figura 5. Control de flanco respecto a la seal portadora. a) Double edge PWM. b) Leading edge PWM. c) Trailing edge PWM. Fuente: (Svenson, 1999).

a) b) c) d)

Figura 6. Formas de onda del conjunto de seales moduladoras . a) Sinusoidal b) Inyeccin del tercer armnico, c) Discontinua d) CB-SVPWM.

El ndice de modulacin de frecuencias (). El ndice de frecuencias relaciona la frecuencia de la seal portadora con la frecuencia de la seal moduladora

.

(1)

Normalmente, en accionamientos elctricos de velocidad variable vara en funcin de la velocidad deseada mientras se mantiene constante. Esto implica que el ndice de frecuencias es variable. Un alto ndice de frecuencias permite obtener gran nmero de pulsos por periodo de la onda fundamental, ubicando a los armnicos indeseables en frecuencias altas y asegurando que su presencia no afecte considerablemente el comportamiento fundamental de la mquina; adicionalmente, al ubicar estos armnicos en altas frecuencias se facilita el diseo de los circuitos encargados de filtrarlos (Pardo, 2004) . Por otro lado, un alto ndice de frecuencias genera gran cantidad de conmutaciones de los dispositivos semiconductores por periodo fundamental incrementando las prdidas por conmutacin. Por lo tanto, el valor que pueda tomar debe ser seleccionado cuidadosamente de acuerdo a la aplicacin especfica. Cuando N toma un valor entero se habla de un modulador sincrnico, el cual es apropiado para aplicaciones que exigen un bajo ndice de frecuencia (N21) la amplitud de estos sub-armnicos se vuelve muy pequea (Svenson, 1999). La sincronizacin cobra importancia en aplicaciones de alta potencia, en donde se requieren bajas frecuencias de portadora a fin de disminuir las prdidas por conmutacin. En estas aplicaciones el desempeo armnico de la modulacin sincrnica es superior al de la modulacin asincrnica(Hava, 1998). Comparacin entre portadora y moduladora. Las seales de activacin de los interruptores se generan en los instantes en que las amplitudes de la seal portadora y la seal moduladora son iguales. Estrictamente, existen dos mtodos para obtener el valor de la amplitud de la seal moduladora . De acuerdo al mtodo empleado, el modulador puede ser clasificado como PWM natural o PWM regular. En el esquema PWM natural, la conmutacin ocurre por la interseccin instantnea entre la moduladora y la portadora. La Figura 7 ilustra el mtodo para el caso de una portadora de forma triangular. Note que al emplear el PWM natural, los centros de los pulsos generados no quedan alineados con los picos de la seal triangular lo que provoca asimetra en los pulsos resultantes.

a)

b)

Figura 7. PWM de muestreo natural a) Diagrama de bloques. b) Proceso de generacin del tren de pulsos .

En el caso de la PWM uniforme o regular, desarrollada a principios de los aos 70 (Svenson, 1999), la amplitud de referencia se obtiene a partir del muestreo de la seal moduladora en el instante del pico negativo o positivo de la seal portadora. Para el caso ilustrado en la Figura 8, la comparacin se realiza entre la amplitud de la moduladora , muestreada en el instante del pico negativo de la portadora, y la amplitud de la portadora en el instante t. Esto provoca que los centros de los pulsos resultantes estn alineados con los picos negativos de la seal triangular, es decir que el eje de simetra de la triangular coincida con el eje de simetra del pulso generado; por esta razn, este caso de la modulacin regular recibe el nombre de PWM regular simtrico.

a)

b)

Figura 8. PWM de muestreo regular. a) Diagrama de bloques b) Proceso de generacin del tren de pulsos en PWM regular simtrico.

Cuando el muestreo de la seal moduladora se realiza en los instantes de los picos negativos y positivos de la seal portadora (al doble de la frecuencia portadora), los flancos de bajada y los de subida son determinados empleando muestras diferentes de la seal moduladora. En este caso se genera un tren de pulsos asimtrico, como se muestra en la Figura 9. Este mtodo recibe el nombre de PWM regular asimtrico.

Figura 9. Proceso de generacin del tren de pulsos

en PWM regular asimtrico.

En comparacin con la natural, la PWM regular es ms apropiada para las implementaciones digitales puesto que en sus dos variaciones es posible calcular los ciclos tiles en tiempo real empleando ecuaciones algebraicas sencillas (Pardo, 2004). Adicionalmente, la PWM regular se caracteriza por generar un bajo contenido armnico en el voltaje de salida del inversor, siendo comparativamente superior el producido por el PWM asimtrico (Holmes, 2003; Moynihan, 1998). El principio de balance Voltio-Segundo. El objetivo fundamental de la modulacin PWM es lograr que la informacin de amplitud de la seal moduladora est contenida en el valor medio del tren de pulsos generado. Esto se expresa con la siguiente ecuacin:

, , , (2)

En otros trminos y considerando a la fase , en un periodo de portadora el rea bajo la curva de la seal de modulacin debe ser igual al rea total neta de la onda PWM ; Este es el denominado principio del balance voltio-segundo (Zhou, 2002; Hava, 1998).

Figura 10. Principio Voltio-segundo (fase en un periodo de portadora ). Fuente: (Hava, 1998).

Considerando que en general, debido a la alta frecuencia de la seal portadora con respecto a la frecuencia de la seal moduladora, las variaciones de amplitud de la seal moduladora dentro de un periodo de portadora no son significativas, es lcito suponer a

la moduladora como una seal constante dentro del periodo de portadora. Entonces, segn se muestra en la Figura 10, , donde es el rea bajo el valor de referencia (), y es el rea promedio del tren de pulsos resultante, (ntese que en ciertos instantes el rea tiene signo negativo). Algebraicamente, es posible expresar el principio voltio-segundo como se muestra en (3) , teniendo en cuenta que :

2

12

2

2

12

2

(3)

Note que las expresiones en (3) permiten calcular el ciclo til del tren de pulsos en cada a partir del voltaje de referencia. De esta manera es posible implementar el modulador sin requerir de un generador de seal portadora. El ndice de modulacin de amplitud (). Una caracterstica importante en la modulacin PWM es el nivel de utilizacin del bus de DC y su indicador mas comn es el ndice de modulacin de amplitud. Este, generalmente se define como la amplitud de la seal moduladora, normalizada con respecto a la amplitud mxima de la portadora :

2 (4)

En donde es la amplitud mxima de la seal moduladora. Existe otra definicin que toma como referencia la amplitud mxima de la componente fundamental del voltaje lnea-lnea de la salida del inversor en el modo six-step ().

Donde,

(5)

La importancia del modo six-step radica en que con esta configuracin es posible obtener la mxima utilizacin del voltaje de bus DC, sin embargo, esta tcnica solo permite un control sobre la frecuencia de la seal fundamental y no sobre su amplitud. En el modo de operacin six-step de un inversor trifsico, la amplitud de es

durante los primeros

180 de la fundamental y

durante los ltimos 180; las otras dos fases operan de igual manera con la excepcin de un desplazamiento de 120 y 240, respectivamente como se ilustra en la Figura 11

Figura 11. Formas de onda en la Modulacin six-step.

De acuerdo al valor del ndice de modulacin de amplitud , se pueden definir dos modos de operacin de la modulacin PWM: el modo de operacin lineal y el modo no lineal. En el modo de operacin lineal, el pico de la seal moduladora es menor o igual al pico de la seal portadora ( 1). Este se caracteriza porque la relacin entre el valor instantneo de la moduladora y el valor medio de la seal modulada ( ) (denominada la ganancia PWM), se aproxima a la unidad ( 1) (Zhou, 2002). En operacin lineal, el mximo ndice de modulacin permitido por un algoritmo PWM constituye un indicador de eficiencia en el proceso de conversin (Holtz, 1994) . En el modo no lineal el pico de la seal moduladora es mayor al pico de la seal portadora ( 1). Esta condicin es conocida como sobremodulacin. Como se muestra en la Figura 12, cuando la amplitud del voltaje de referencia supera el nivel

las intersecciones entre portadora y moduladora desaparecen y los pulsos generados en la comparacin permanecen en un nico nivel durante aquellos ciclos de portadora en que no ocurren intersecciones. Durante la sobremodulacin en el semiciclo positivo, el conmutador opera con un ciclo til del 100%, no obstante el voltaje de salida no alcanza a igualar el valor de referencia , generando relaciones no lineales entre las amplitudes y los ngulos de fase de la seal de referencia y la seal de salida del inversor (Hava, 1998). El caso extremo de la sobremodulacin se alcanza cuando el ndice de modulacin aumenta lo suficiente hasta el punto en que la pendiente de la seal moduladora supera a la pendiente de la portadora; en esta situacin se entra al modo de operacin six-step.

Figura 12. Sobremodulacin de la fase . La modulacin PWM sinusoidal (SPWM). En la PWM sinusoidal, introducida por Schnung (1964), las seales moduladoras son un conjunto trifsico sinusoidal balanceado encargado de configurar la amplitud, frecuencia y fase a la salida del inversor. La expresin (6) define algebraicamente el conjunto de moduladoras.

sin

sin

23

sin 43

0

(6)

Donde es la amplitud mxima de las moduladoras y su frecuencia angular. En la Figura 13 se muestra el proceso de modulacin SPWM basado en portadora para las tres fases (, , ) junto con los voltajes lnea a lnea resultantes. En general, la PWM sinusoidal o SPWM es una tcnica simple que garantiza buenos resultados en todas las condiciones de trabajo, incluida la sobremodulacin y que presenta un buen desempeo armnico. Este buen desempeo se debe a su frecuencia de conmutacin constante, que genera un espectro definido, con componentes en alta frecuencia y con reduccin de armnicos de bajo orden. Por estas razones, las primeras versiones del mtodo tuvieron gran aceptacin en la industria, sin embargo, rpidamente se evidenci que la limitacin en su rango lineal provocaba que los motores trabajaran con tensiones inferiores a las nominales, reduciendo as su desempeo (Bergas, 2000) . El rango lineal de modulacin se puede expresar mediante el mximo ndice de modulacin dentro de zona lineal, en el caso del modulador SPWM este corresponde a 1.

Figura 13. Proceso de modulacin SPWM trifsico.

En la Figura 14 se presenta la relacin entre el ndice de modulacin y la amplitud normalizada del voltaje de lnea-lnea ; en ella se aprecia cmo el lmite superior de la zona lineal del SPWM genera una utilizacin aproximada del 61.2% del bus DC. Mas all se encuentra la regin de sobremodulacin que permite una mayor utilizacin del bus DC a cambio de una no linealidad. Cuando el ndice toma el valor 3.24 se alcanza el modo de operacin six-step, generndose la mxima disponibilidad del bus DC, aproximadamente 78%.

Figura 14. Curva caracterstica del SPWM. Relacin

del ndice de modulacin con el porcentaje de utilizacin del bus DC. Fuente: (Malinowski, 2001).

La modulacin PWM con inyeccin de seales de secuencia cero. En aplicaciones balanceadas de accionamientos de motores trifsicos AC, el punto neutro de la carga est aislado con respecto al punto medio N del bus DC de la Figura 1. Por lo tanto, es posible inyectar cualquier seal entre estos dos puntos sin afectar los voltajes y corrientes lnea a lnea a la salida del inversor. Sin embargo, desde el punto de vista del inversor, la presencia de esta seal inyectada, denominada seal de secuencia cero (ZSS), modifica las caractersticas de desempeo de la modulacin, entre ellas: el rango de modulacin lineal, las prdidas por conmutacin y el espectro del tren de pulsos modulados. La Figura 15, ilustra el proceso de inyeccin en donde el bloque Generador de ZSS se encarga de calcular la seal de secuencia cero a partir de la informacin de las tres seales moduladoras fundamentales.

Figura 15. Proceso de modulacin con inyeccin de

secuencia cero.

Del diagrama de bloques de la Figura 15 se deduce que las nuevas seales moduladoras se construyen a partir de las fundamentales y la seal de secuencia cero de la siguiente manera:

, , , (7) En donde:

es la seal moduladora.

es la seal moduladora fundamental. es la seal de secuencia cero La ecuacin (7) es la expresin generalizada en la representacin de las seales de modulacin trifsicas, vlida para los diferentes algoritmos de modulacin PWM basados en portadora. Considerando las ecuaciones (2) y (7) se pueden escribir los voltajes de fase en modulacin SPWM como se muestra en (8), en donde se aprecia el efecto de la seal de secuencia cero sobre los voltajes de fase. Los voltajes lnea-lnea, se presentan en (9) en donde desaparece , confirmando su influencia nula sobre la forma de las seales de lnea a lnea; es precisamente por esta razn que la seal es denominada seal de secuencia cero (Zhou, 2002) .

sin

sin 23

sin 43

(8)

3 sin

6

3sin 32

3sin 56

(9)

La seal puede ser formulada en trminos de las seales moduladoras mediante la siguiente expresin:

13

(10)

King (1974), fue posiblemente el primer investigador que emple la inyeccin de secuencia cero en un inversor VSI. Su eleccin de seal de secuencia cero extendi el rango de modulacin lineal, permitiendo el uso de un ndice de modulacin 1.15 en zona lineal (Figura 16). Reconociendo la potencial ventaja en la inyeccin de , muchos investigadores enfocaron sus estudios a la dependencia del desempeo del modulador con respecto a la seal de secuencia cero. Como resultado, en los ltimos aos se han reportado varios algoritmos de modulacin PWM, cada uno con su propia seal de secuencia cero y con caractersticas de desempeo nicas.

Figura 16. Curva de los algoritmos PWM de rango lineal mximo. Fuente: (Malinowski, 2001).

Tericamente se pueden establecer infinitas seales de secuencia cero, por lo que existe la posibilidad de desarrollar infinitos algoritmos de modulacin, pero debido a las restricciones de desempeo e implementacin de inversores prcticos esta posibilidad se reduce a un pequeo nmero. De este conjunto se destacan 10 desarrollos (Hava, 1998) que pueden ser clasificados en dos grupos: Algoritmos PWM continuos y algoritmos PWM Discontinuos. A continuacin se

exponen algunas caractersticas de linealidad, forma de onda y prdidas por conmutacin de estos dos grupos de moduladores. Los algoritmos PWM continuos. Los denominados algoritmos PWM continuos (CPWM - Continuous PWM) se caracterizan porque en cada ciclo las seales moduladora y potadora se intersecan por lo menos una vez, originando la conmutacin. Hacen parte de esta clasificacin la PWM sinusoidal (SPWM) ya estudiada, los algoritmos con inyeccin del tercer armnico: con amplitud 1/6 y con amplitud 1/4, y el algoritmo PWM de vectores espaciales basado en portadora (CB-SVPWM). La modulacin SPWM al no emplear seales de secuencia cero ( 0) se considera el algoritmo ms simple. Inyeccin del tercer armnico (THIPWM). Los algoritmos PWM con inyeccin del tercer armnico (THIPWM - Third Harmonic Injection PWM) logran incrementar la tensin trifsica de salida de un inversor hasta en un 15% sin salir de zona lineal (90.7% del voltaje six-step). Buja (1975), propone inyectar una seal de secuencia cero con amplitud

de la seal

fundamental y el triple de la frecuencia fundamental (3). Este algoritmo es conocido como THIPWM1/6, su seal de secuencia cero se ilustra en la Figura 17 y se expresa en la ecuacin (11).

13

(11)

Como se muestra en la Figura 17, la seal moduladora de la fase es una seal sinusoidal compuesta, resultado de la suma de dos seales sinusoidales. En la Figura 17a) se puede notar que en los rangos donde la seal fundamental alcanza sus amplitudes mximas 60 120 y 240 300, la amplitud de la nueva seal se reduce. Esta reduccin es compensada en los primeros y ltimos 60 de cada medio periodo de fundamental y es lo que permite el uso de ndices de modulacin mayores a la unidad sin pasar a sobremodulacin.

a) b) Figura 17. Inyeccin del tercer armnico con amplitud

1/6. a) Generacin de . b) Modulacin THIPWM1/6 para la fase .

A partir de los resultados obtenidos con el modulador THIPWM1/6, Bowes (1986) intent calcular la seal moduladora con mnima distorsin armnica, concluyendo como valor numrico ptimo la inyeccin del tercer armnico con amplitud

de la componente

fundamental. En la actualidad, dicho algoritmo es conocido como THIPWM1/4 y su seal de secuencia cero se expresa de la siguiente manera:

4

sin 3 (12)

Con esta variacin se consigui un rango lineal menor al presentado por THIPWM1/6 ( 1.117) pero a cambio se obtuvo una mejora en el espectro armnico del tren de pulsos resultante. Las formas de onda correspondientes a THIPWM1/4 se ilustran en la Figura 18.

-----a) b) Figura 18. Inyeccin del tercer armnico con

amplitud 1/4. a) Generacin . b) Modulacin THIPWM1/4 para la fase a.

Aunque los dos moduladores THIPWM son ventajosos por su buen desempeo terico con respecto a la generacin de contenido armnico e incremento del rango de modulacin lineal, presentan complejidad en la implementacin ya que el clculo de la seal de frecuencia triple (sin3) involucra altos requerimientos computacionales (Hava, 1998). Por esta razn su popularidad no alcanz los ambientes industriales y solo perdura en los acadmicos. PWM con vectores espaciales basada en portadora (CB-SVPWM). El esquema de modulacin PWM con vectores espaciales basada en portadora, conocido en la actualidad como CB-SVPWM, es atribuido a King (1974). Para la generacin de la seal de secuencia cero este modulador emplea la siguiente expresin:

0.5max, ,

min , ,

(13)

Es decir, compara la magnitud de las tres seales fundamentales , para realizar dos selecciones: primero selecciona la seal con mnima magnitud y luego selecciona la seal de mxima magnitud; posteriormente suma las selecciones hechas y escala el resultado con un factor de 0.5.

El resultado de la seal de secuencia cero es una seal triangular, peridica, con el triple de la frecuencia fundamental y 1/4 de amplitud fundamental (Rodrguez, 2005). El efecto de su inyeccin sobre se ilustra en la Figura 19.

a) b)

Figura 19. CB-SVPWM. a) Generacin de la seal de secuencia cero. b) Modulacin CB-SVPWM para la fase a.

Este algoritmo PWM de inyeccin de secuencia cero es posiblemente el ms antiguo reportado en la literatura. Una dcada despus reapareci empleando la teora de vectores espaciales y proponiendo una implementacin digital, de aqu su nombre SVPWM (Van Der Broeck, 1986). Algunas consideraciones de los algoritmos PWM continuos. Esta seccin se concluye con las siguientes consideraciones: a) El valor mximo del ndice de modulacin en la

zona lineal difiere en un rango de hasta el 15%, de acuerdo al algoritmo PWM por lo tanto la eficiencia en el proceso de conversin puede ser mejorada con la seleccin del algoritmo PWM, segn se muestra en la Tabla 1.

b) Entre los algoritmos continuos descritos, el SPWM

es el de menor eficiencia debido a su limitado rango de modulacin lineal.

c) Los algoritmos THIPWM tienen un buen

desempeo armnico, en especial el THIPWM1/4 que tericamente supera a SPWM y SVPWM. Sin embargo, dicho desempeo es opacado en la prctica por sus requerimientos de implementacin y porque THIPWM1/4 no alcanza el mximo rango de operacin lineal (Tabla 1).

d) El algoritmo CB-SVPWM permite la mxima

utilizacin del bus DC y en baja modulacin presenta un buen desempeo armnico.

e) Las prdidas por conmutacin de los moduladores

continuos son iguales en los 4 moduladores descritos e independientes del factor de potencia de la carga.

Tabla 1. ndice mximo de modulacin en la zona lineal de los algoritmos continuos

Algoritmo Tensin Mxima

()

SPWM 0.612 1 0.785 THIPWM1/4 0.682 1.117 0.881 THIPWM1/6 0.703 1.15 0.907 CB-SVPWM 0.703 1.15 0.907 Los algoritmos PWM discontinuos. Los algoritmos PWM discontinuos, (DPWM - Discontinuous PWM), constituyen el tercer aporte ms importante en el rea de la modulacin PWM, despus de la invencin de las tcnicas SPWM y SVPWM (Rodrguez, 2005). Su criterio de optimizacin son las prdidas por conmutacin asociadas a los interruptores en el inversor y ste se ve plasmado en las reglas de magnitud que emplean para la generacin de las seales de secuencia cero. A diferencia de los algoritmos continuos, los DPWM generan conmutaciones solo en 2/3 del ciclo de la seal moduladora. Esto se logra inyectando una seal de secuencia cero que lleva a una de las tres seales fundamentales al nivel del pico positivo o negativo de la portadora triangular. Para elegir la fase que ser saturada se aplican reglas de magnitud a las tres seales fundamentales; la fase seleccionada determina la forma de la seal de secuencia cero segn la siguiente ecuacin:

2

(14)

El subndice en (14) corresponde al ndice de la fase que aprob las reglas de magnitud. Estas reglas son nicas para cada modulador y determinan la seal de secuencia cero de cada mtodo. Existen varios algoritmos discontinuos reportados en la literatura, de estos se destacan 7 denominados: DPWM1, DPWMMax, DPWM2, DPWM0, DPWM3, DPWMMin, y GDPWM (Hava, 1998). En general, estos algoritmos presentan un buen desempeo armnico en zona lineal y permiten un rango de modulacin lineal mximo del 90.7% del voltaje six-step; a continuacin se realiza una breve descripcin de cada uno de ellos. El anlisis se limitar a las seales correspondientes a la fase a puesto que las seales de las fases b y c presentan la misma forma pero desfasadas 120 y 240 respectivamente. El algoritmo DPWM1. La primera versin de este algoritmo es atribuida a Depenbrock (1977), quien emple un rectificador de puente de diodos para generar una seal de secuencia cero, tal que permitiera reducir las prdidas por conmutacin en aplicaciones con cargas de factor de potencia cercano a la unidad. Esta tcnica selecciona la seal con mayor valor absoluto de entre las tres fundamentales; la seal

seleccionada se lleva hasta el valor mximo positivo o negativo del bus DC durante 1/3 del ciclo de la seal fundamental (Figura 20). Considerando el caso de la fase a se tiene que:

Si || || y || ||

2

a) b) Figura 20. Modulacin DPWM1. a) Generacin de la

seal de secuencia cero. b) Modulacin DPWM1 para la fase .

La seal de secuencia cero generada se caracteriza por ser peridica con el triple de la frecuencia fundamental y discontinua. En la Figura 20a) se muestra que la seal moduladora de la fase (despus de haber sido inyectada), tiene dos instantes de saturacin, ambos alrededor de los picos de la seal y cada uno con una duracin de 60. En la Figura 20b), el tren de pulsos resultante indica que durante los primeros 60 de saturacin, el interruptor inferior de la fase permanece abierto y el interruptor superior permanece cerrado en tanto que durante los ltimos 60 de saturacin los estados se invierten; en consecuencia, la reduccin en el nmero de conmutaciones es igual en los conmutadores inferiores y superiores de cada rama del inversor. En aplicaciones de cargas con factor de potencia cercano a 1, los instantes de saturacin coinciden con los instantes en que la amplitud de la corriente a travs de los conmutadores del inversor se acerca a su mximo valor. Esta sincronizacin garantiza una minimizacin de prdidas por conmutacin de por lo menos un 33% en factores de potencia cercanos a la unidad y por encima del 50% en cargas con factor de potencia igual a 1 (Malinowski, 2001). Adicionalmente, el mtodo presenta un espectro armnico aceptable que en ndices de modulacin altos supera el desempeo de la CB-SVPWM (Hava, 1998) . El algoritmo DPWMMax. Este modulador fue propuesto por Taniguchi (1988) y busca saturar la fase de mayor valor instantneo de entre las tres seales fundamentales. Considerando el caso de la fase se tiene que:

Si y

a) b)

Figura 21. Modulacin DPWMMax. a) Generacin de la seal de secuencia cero. b) Modulacin DPWMMax para la fase a.

A diferencia de la mayora de los algoritmos discontinuos, DPWMMax no realiza divisin de la zona de saturacin. Como se muestra en la Figura 21a), dicha zona esta centrada en el mximo positivo de la seal y tiene una duracin de 120. El efecto de esta saturacin se ilustra en la Figura 21b) en donde se aprecia como, durante el rango 30 150 el conmutador superior de la fase permanece cerrado mientras el conmutador inferior permanece abierto; por lo tanto, con este algoritmo se genera una mayor reduccin de prdidas en los conmutadores inferiores. Por sus caractersticas, el rango de aplicacin de este algoritmo cubre cargas con ngulo de factor de potencia en el rango 30 30. El algoritmo DPWM2. Ogasawara (1989), enfocndose en aplicaciones con cargas de factor de potencia en atraso de 30 modific la seleccin de la seal de secuencia cero establecida por Depenbrock. Basndose en el hecho de que las prdidas por conmutacin se incrementan con la magnitud de la corriente de fase que se conmuta, propuso una seal de secuencia cero que permitiera eliminar las conmutaciones en 30 de atraso, con respecto al pico del voltaje; de esta manera, la conmutacin cesa cuando la corriente en los conmutadores presenta su valor mas elevado. En este algoritmo las tres seales moduladoras , y son atrasadas 30 y de las 3 nuevas seales: , y se selecciona la de mayor magnitud absoluta. La seal seleccionada se satura, como en el caso de la DPWM1. Por lo tanto, considerando el caso de la fase , la forma de la seal de secuencia cero se define como:

Si | | | | y | | | |

2

Como se ilustra en la Figura 22a), los instantes de saturacin estn divididos en dos zonas, cada una con duracin de 60 y con su centro ubicado en atraso de 30 con respecto a los picos de la seal .

a) b)

Figura 22. Modulacin DPWM2. a) Generacin de la seal de secuencia cero. b) Voltaje modulado .

De igual forma a DPWM1, el tren de pulsos resultante de la Figura 22b) indica que la reduccin de prdidas es simtrica en los conmutadores superiores e inferiores. Este mtodo presenta mnimas prdidas por conmutacin para condiciones de operacin donde el ngulo de factor de potencia es de 30 en atraso y espectro armnico aceptable, que en ndices de modulacin altos supera el desempeo del CB-SVPWM (Hava, 1998). Debido a que normalmente los motores de induccin presentan una carga con ngulo factor de potencia cercano a los 30 en atraso, el algoritmo DPWM2 encontr gran aceptacin en aplicaciones de accionamientos elctricos a nivel industrial. El algoritmo DPWM0. Kenjo (1990) desarroll un modulador similar al de Ogasawara, pero dirigido a aplicaciones con cargas de factor de potencia en adelanto de 30; este modulador es conocido como DPWM0. Para la generacin de la seal de secuencia cero, las seales fundamentales , y son desfasadas con adelanto de 30 originando tres nuevas seales: , y . La seal de mayor magnitud absoluta de entre las tres nuevas seales es seleccionada y saturada. Por lo tanto, considerando la fase a, la seal de secuencia cero tiene la forma:

Si | | | | y | | | |

2

En la Figura 23, se ilustra la seal moduladora discontinua con una divisin de la saturacin en dos zonas de 60, ubicadas en adelanto de 30 con respecto al mximo de la seal . De igual forma a DPWM1 y DPWM2, el tren de pulsos resultante indica que la reduccin de prdidas es igual en los conmutadores superiores e inferiores. Este mtodo presenta una reduccin de prdidas por conmutacin que supera el 50% para condiciones de operacin donde ngulo de factor de potencia es de 30 en adelanto y un espectro armnico aceptable, que en alta modulacin supera el desempeo del CB-SVPWM (Hava, 1998).

a) b)

Figura 23. Modulacin DPWM0. a) Generacin de la seal de secuencia cero. b) Modulacin DPWM0 para la fase .

El algoritmo DPWM3. Este algoritmo fue propuesto por Kolar (1990) y busca saturar la fase que presenta la amplitud con valor absoluto intermedio de las tres seales fundamentales. Considerando la fase se tiene la siguiente seal de secuencia cero:

Si || || || o || || ||

2

Entre las tcnicas discontinuas esta se caracteriza por ser la ms efectiva en la reduccin del contenido armnico (Narayanan, 1999). Como se ilustra en la Figura 24, en este caso la seal moduladora discontinua presenta cuatro zonas de saturacin, cada una de 30 y con sus centros alejados 45 del mximo de la seal . Esta divisin permite un incremento en el rango de aplicaciones, cubriendo cargas con ngulo de factor de potencia entre 30 30, a cambio de una reduccin del porcentaje de minimizacin de prdidas por conmutacin.

a) b) Figura 24. Modulacin DPWM3. a) Generacin de la

seal de secuencia cero. b) Modulacin DPWM3 para la fase .

Para el caso de factores de potencia cercanos a 1 la reduccin es aproximadamente del 65% mientras que para los casos extremos 30 la reduccin es del 75% (Malinowski, 2001). En la Figura 24b) el tren de pulsos resultante indica una reduccin de prdidas simtrica en los conmutadores superiores e inferiores.

El algoritmo DPWMMin. Este modulador, desarrollado tambin por Kolar (1990) es similar al DPWMMax, con la particularidad de que busca saturar la fase de menor valor instantneo de entre las tres seales fundamentales. Considerando la fase se tiene que:

Si y

2

La Figura 25, ilustra las formas de onda del DPWMMin. El desempeo de este algoritmo es similar al DPWMMax, con la diferencia que los interruptores superiores del inversor tienen prdidas por conduccin ms bajas que los interruptores inferiores.

a) b)

Figura 25. Modulacin DPWMMin. a) Generacin de la seal de secuencia cero. b) Modulacin DPWMMin para la fase .

El algoritmo GDPWM. Hava (1998), propuso el modulador GDPWM (Generalized Discontinuous - PWM), el cual permite modificar mediante una variable de control , la localizacin de la saturacin de las seales moduladoras. Al presentar los algoritmos de modulacin DPWM1 (Figura 20), DPWM2 (Figura 22)y DPWM0 (Figura 23), se ilustr que la seal moduladora estaba saturada en medio ciclo de fundamental durante intervalos de 60. Estos intervalos de saturacin estn localizados a un determinado ngulo respecto a la posicin en que la fundamental presenta su valor mximo. El algoritmo propuesto por Hava permite regular este ngulo en el rango 0 60 para obtener un conjunto de moduladores discontinuos (entre ellos: DPWM0, DPWM1 y DPWM2) que minimizan las prdidas por conmutacin, en aplicaciones de cargas con ngulos de factor de potencia con variacin entre 30 30. Para generar la seal de secuencia cero, las seales fundamentales son desfasadas un ngulo de 30 y de las 3 nuevas seales: , y , la de mayor magnitud absoluta es seleccionada y es saturada. Por lo tanto, considerando el caso de la fase , la seal de secuencia cero tiene la forma:

Si | | | | y | | | |

2

Algunas consideraciones sobre los algoritmos discontinuos. Para finalizar la exposicin de los algoritmos discontinuos se presentan las siguientes consideraciones: a) El porcentaje de reduccin de conmutaciones

como consecuencia de la saturacin, no siempre es igual al porcentaje de reduccin de prdidas, ya que este ltimo depende del factor de potencia de la carga.

b) Debido a que las prdidas por conmutacin se incrementan con la magnitud de la corriente de fase conmutada de manera aproximadamente lineal, si se produce la saturacin de la fase en el momento en que la corriente a travs de los conmutadores es mxima, se obtendr la mxima reduccin de prdidas por conmutacin. Adicionalmente, es el factor de potencia de la carga el que determina el instante mximo de la corriente en los conmutadores, por lo tanto, el factor de potencia resulta ser el mejor criterio de seleccin para los algoritmos discontinuos.

c) Aun cuando no exista la sincronizacin entre

instantes de saturacin y picos de la corriente de la carga, s existir una reduccin en el nivel de prdidas por conmutacin y esta ser dependiente del factor de potencia de la carga. Este concepto se ilustra grficamente en la Figura 26, que relaciona la funcin de prdidas por conmutacin SLF (Switching Loss Function) con el ngulo del factor de potencia de la carga, para los algoritmos discontinuos estudiados. La funcin SLF mide las prdidas por conmutacin tomando como referencia las prdidas generadas en los algoritmos continuos; SFL vale 1 para todos los algoritmos continuos independientemente del factor de potencia de la carga y en el caso de los algoritmos discontinuos varia tal y como se ilustra en la Figura 26. (Hava, 1998).

d) La Figura 26, indica que en el caso del algoritmo

GDPWM, con una adecuada configuracin de la variable , es posible obtener el mximo desempeo en cuanto a reduccin de prdidas por conmutacin para ngulos de factor de potencia en el rango 75 75. Por fuera de este rango, el algoritmo DPWM3 ofrece las menores prdidas.

e) A partir de la Figura 26 se concluye que, para

aplicaciones que operen con factores de potencia en el rango 90 90, es posible

programar un modulador hbrido que permita realizar el cambio de algoritmo entre GDPWM y DPWM3 de acuerdo al factor de potencia de la carga y de esta manera conseguir el mnimo perfil de prdidas en todo el rango de aplicacin (Hava, 1998).

Figura 26. Dependencia del Angulo del factor de

potencia respecto a la funcin SLF para los diferentes algoritmos DPWM. Fuente: (Hava, 1998).

f) Entre los algoritmos discontinuos, existe

preferencia por aquellos que generan cargas equilibradas en los conmutadores superiores e inferiores (Narayanan, 1999) ya que estos permiten una particin simtrica del esfuerzo de los conmutadores, por lo tanto los algoritmos DPWMMax y DPWMMin no son populares en aplicaciones prcticas.

1.2. Modulacin PWM basada en Vectores

Espaciales (SV-PWM).

A partir de la evolucin en las prestaciones de los microprocesadores, la demanda de mejores desempeos en los accionamientos y la generalizacin de las transformaciones de Park (1929) y Clarke (1958) para el anlisis de circuitos trifsicos, Van Der Broeck (1988) logr implementar la tcnica PWM basada en vectores espaciales SV-PWM (Space Vector - PWM) que ya haba sido propuesta por Pfaff (1984). Actualmente, la modulacin SV-PWM se ha convertido en una tcnica popular para inversores trifsicos, en particular en aplicaciones de control de motores de induccin.

El vector espacial de referencia. En la modulacin PWM basada en vectores espaciales se explota la interaccin entre las tres fases y en lugar de usar un modulador para cada fase, se procesa un nico modulador para el vector espacial de voltaje del conjunto trifsico. Al aplicar la transformacin de Clarke sobre el conjunto trifsico de seales moduladoras de fase se obtiene el vector espacial de referencia . Cuando las seales moduladoras conforman un sistema balanceado de seales senoidales, en estado estacionario se caracteriza por poseer amplitud constante y rotar en el plano trazando una trayectoria circular tal y como se muestra en la Figura 27.

Figura 27. Obtencin del vector espacial de referencia.

La velocidad de rotacin y la amplitud del vector de referencia estn determinadas por la frecuencia angular y la amplitud de las seales moduladoras respectivamente, por lo tanto el vector de referencia puede ser definido mediante la siguiente expresin:

2

(15)

Representacin vectorial de los estados del inversor. En este apartado se expondr la representacin de los estados del inversor en el plano . Un vector espacial de voltajes puede ser representado en funcin de sus voltajes instantneos de fase. En el caso del inversor VSI de la Figura 1, los voltajes de fase en la carga pueden ser escritos as:

(16)

Por lo tanto, el vector espacial de voltajes de fase del estator puede ser representado en trminos de los voltajes en el inversor como se muestra en (17):

23

(17)

Existen dos restricciones de operacin para el inversor trifsico de la Figura 1: Nunca se puede cortocircuitar la fuente DC, lo que se traduce en que en una misma rama no pueden conducir los dos conmutadores a la vez. Nunca se debe dejar en circuito abierto las inductancias del lado de la carga, lo que se traduce en que siempre debe haber algn semiconductor conduciendo en cada rama. Teniendo en cuenta estas restricciones, es posible definir una funcin de conmutacin en cada rama del inversor como se muestra en (18): =

1 Cuando el conmutador esta encendido y esta apagado.

(18)

0 Cuando el conmutador esta apagado y esta encendido.

Con ( , , ). 1 Indica que el voltaje de salida

mientras que 0 indica que

. Por

consiguiente los voltajes de salida del inversor pueden ser representados por la funcin de conmutacin definida en (19):

2 1

2 (19)

Reemplazando (19) en (18) se obtiene el vector espacial en trminos de la funcin de conmutacin .

23

(20)

La ecuacin (20) tan solo puede tomar 8 valores diferentes y cada uno de estos valores est asociado a un estado ( ) del inversor; cada cambio de estado del inversor se puede considerar como una conmutacin del inversor. Los estados del inversor se ilustran en la Figura 28 y como se muestra en (21) estn definidos en trminos de la funcin de conmutacin .

, , con 0,1,2,3. .7 (21) Al reemplazar el valor de los estados del inversor en (20) se obtienen los valores instantneos del vector espacial que puede generar el inversor. Estos se resumen en la Tabla 2, donde a cada estado j, se ha asociado un vector .

Figura 28. Estados posibles del inversor.

Este conjunto de vectores se clasifica en dos grupos. Los vectores y corresponden al grupo de vectores nulos o vectores cero y los vectores a corresponden al grupo de vectores activos o vectores bsicos.

Tabla 2. Vectores de voltaje instantneos del inversor

Estados

Funcin de conmutacin Vectores

Valores

Ecuacin (20) 0 0 0 000 0

1 0 0 100 2

3

1 1 0 110 23

0 1 0 010 23

0 1 1 011 23

0 0 1 001 2

3

1 0 1 101 23

1 1 1 111 0 Algunas caractersticas de estos vectores espaciales son: Todos los vectores tienen amplitud constante y orientacin fija en el plano . El voltaje que los vectores cero aplican a la carga es nulo. Los vectores activos poseen igual magnitud y estn desfasados mutuamente por un ngulo de

. Estos

pueden ser representados mediante la siguiente expresin general:

para 1,2 6 (22)

La representacin binaria de los estados correspondientes a los vectores activos adyacentes presenta la particularidad de diferir en tan solo 1 bit. Como se ilustra en la Figura 29 los vectores activos dividen el plano en seis sectores ( )

formando los ejes de un hexgono. Este hexgono es conocido como el hexgono del inversor.

Figura 29. Hexgono de voltajes de fase del Inversor

Principio de funcionamiento del SV-PWM. El objetivo de la estrategia de modulacin SV-PWM es aproximar el vector espacial de voltaje de referencia mediante la combinacin ptima de los vectores espaciales del inversor. Esta aproximacin se logra en un contexto de promedios a lo largo de un periodo de conmutacin denominado y su optimizacin implica 4 requerimientos: Mnima desviacin instantnea del vector generado. Mnimo rizado en las corrientes del inversor. Frecuencia de conmutacin constante. Mnimas prdidas por conmutacin en el inversor. Es decir, en SV-PWM se realiza una aproximacin de una versin muestreada en intervalos del vector referencia . Con el fin de garantizar mnima desviacin instantnea del vector generado, se elige lo suficientemente pequeo con respecto al periodo fundamental y su seleccin comparte los mismos criterios establecidos para en el apartado de mtodos PWM basados en portadora. La aproximacin de se facilita al considerar lo siguiente: En cualquier instante de tiempo el vector

espacial de referencia rotatorio cae en uno de los seis sectores del hexgono del inversor.

Cualquier vector de voltaje dentro de los lmites del hexgono del inversor puede ser aproximado en un ciclo de conmutacin , mediante la descomposicin en sus componentes a lo largo de los vectores espaciales del inversor.

Teniendo en cuenta lo anterior, el vector de voltaje de referencia puede ser escrito como:

(23)

En donde , , son los tiempos de activacin de los vectores , , dentro del periodo , o lo que es lo mismo, los tiempos de permanencia en los estados , , respectivamente. Las restricciones de esta representacin se expresan de la siguiente manera(Zhou, 2002) :

, , 0

(24)

De acuerdo a estas restricciones la descomposicin de en , , tiene mltiples soluciones. Sin embargo, el vector generalmente es sintetizado mediante sus dos vectores de voltaje adyacentes y los dos vectores de voltaje cero; esto con el fin de

cumplir los requerimientos que optimizan el proceso de aproximacin. Considerando que el vector de referencia se ubica en el sector , su representacin durante un ciclo de conmutacin , se expresa por las ecuaciones (25) y (26):

(25)

(26)

Figura 30. Sntesis del vector de referencia en el

sector

Es importante notar cmo la aproximacin del vector de referencia implica la generacin de dos vectores promedio en el inversor. El primero con amplitud

y orientacin 0 y el segundo con amplitud

y

orientacin 60. Estos dos vectores son los componentes a lo largo de y , respectivamente tal y como se muestra en la Figura 30, para el caso del primer sector. Para generar estas amplitudes medias en el periodo de conmutacin es necesario aplicar los vectores bsicos

y durante intervalos o secciones de . Estos intervalos corresponden a los tiempos y . Tanto la orientacin del vector de referencia como su magnitud, determinarn la amplitud media de los vectores componentes y por lo tanto los tiempos en los que estos deben ser aplicados. Por ejemplo, en el caso de que las componentes a lo largo de los vectores y deban tener una magnitud media de

y

respectivamente, tendremos:

23

13

23

16

Al despejar y se obtiene: y

. Es

decir, para hacer que la amplitud media del componente a lo largo de sea

es necesario

que el inversor permanezca en el estado (aplicar ) durante la mitad del ciclo de conmutacin y para

lograr que la amplitud media del componente a lo largo de sea

es necesario que el inversor

permanezca en el estado durante un cuarto del ciclo de conmutacin, como se muestra en la Figura 31.

Figura 31. Particin del ciclo

Es fundamental tener en cuenta la restriccin que establece la ecuacin (26) En general, la suma de

no alcanza el valor por lo tanto, para no modificar las amplitudes medias ya establecidas, es preciso aplicar los vectores cero durante el tiempo restante . En el ejemplo anterior, es necesario aplicar los vectores cero durante

, como se muestra

en la Figura 32.

Figura 32. Particin del ciclo con aplicacin de

vectores cero.

El ncleo del algoritmo SV-PWM esta en el clculo de los tiempos , , . Para obtener estos valores se debe recordar que

y mediante

aplicacin de la ley de senos sobre el triangulo que forman las componentes del vector de referencia (Figura 33) se plantea la ecuacin (27).

Figura 33. Descomposicin del vector referencia.

2

1sin2 3

23

1 3

23

1sin

(27)

De la ecuacin anterior se pueden despejar los valores de

y en funcin del ndice de modulacin M y del ngulo . A partir de , y la ecuacin (26) es posible obtener los tiempos de activacin de los vectores cero, completando el clculo en el sector . Los resultados son los siguientes:

32

sin3

32

sin

(28)

Estas expresiones solo son validas para el sector , sin embargo, mediante el mismo procedimiento es posible obtener las formulas correspondientes a los cinco sectores restantes y generalizar mediante las siguientes expresiones:

32

sin3

32

sin 13

(29)

En donde es el sector en el que se ubica el vector de referencia ( 1 1 para 6). Para finalizar el clculo es necesario realizar la particin de entre los estados y tal que se cumpla (26). Es importante aclarar que sea cual sea la particin que se realice, las ecuaciones en (29) garantizan que el vector medio de salida del inversor iguale al vector referencia en cada ciclo (Hava, 1998; Narayanan 1999). En la denominada SY-SVPWM se realiza una particin de entre , , tal que se satisface (30).

2 (30)

Varios artculos han reportado la equivalencia entre la particin de estados cero en el enfoque SV-PWM y la inyeccin de seal de secuencia cero en CBPWM (Zhou, 2002) mostrando que es posible implementar cualquiera de los moduladores basados en portadora mediante una adecuada particin de estados cero en SV-PWM.

Rango de operacin lineal. Generalmente las seales moduladoras conforman un conjunto sinusoidal trifsico balanceado el cual puede ser representado por un vector espacial de amplitud constante que rota dibujando una trayectoria circular en el plano . Partiendo de este hecho es posible asegurar que la trayectoria circular de mayor radio dentro del hexgono del inversor determinar la amplitud mxima del vector de referencia en zona lineal. El radio mximo que se puede obtener dentro del hexgono se ilustra en la Figura 34, su valor corresponde a

. Por lo tanto, la amplitud mxima

del vector espacial dentro del rango de modulacin lineal es

.

Figura 34. Amplitud mxima del vector referencia. Secuencias de conmutacin. La secuencia de conmutacin hace referencia, al orden de aplicacin establecido para los vectores del inversor que aproximarn al vector de referencia dentro de un ciclo de conmutacin. Esta secuencia no es nica, ya que existen diferentes combinaciones que arrojan el mismo valor medio del voltaje deseado en trminos de los vectores adyacentes que delimitan el sector. Sin embargo, el criterio que generalmente se adopta es el de mnimas prdidas por conmutacin, seleccionando aquellas transiciones de estado que provocan la conmutacin en una sola rama del inversor. Por ejemplo, se permite la transicin del estado al estado puesto que solo necesita la conmutacin de la rama en el inversor, en tanto que la transicin del estado al no es permitida ya que precisa la transicin en mas una rama del inversor. La Figura 35, ilustra mediante flechas continuas las transiciones permitidas, en ella es importante notar como a partir de los estados cero es posible pasar a cualquier estado activo y viceversa. Adems de tener en cuenta las transiciones permitidas, se recomienda empezar y acabar la secuencia de conmutacin con un vector cero (Narayanan, 1999), esto con el fin de conservar las simetras de cuarto de onda, media onda y tres fases

en la seal modulada; una secuencia apropiada es , , , . En la Figura 36a), se ha graficado el patrn de conmutacin generado por esta secuencia dentro del sector . En l se observa una alineacin de los pulsos hacia la derecha tal y como en la modulacin leading edge PWM estudiada. Por lo tanto la secuencia presentada se denomina: secuencia leading edge PWM. Al redefinir las secuencias de conmutacin, es posible obtener las variaciones de control de flanco expuestas en el apartado CB-PWM como se resume en la Tabla 3.

Figura 35. Transiciones de estado permitidas. Fuente:

(Zhou, 2002).

Tabla 3.Variaciones de control de flanco

Flanco controlado Secuencia de conmutacin en

Single edge PWM

leading edge

, , ,

Trailing edge

, , ,

Double edge , , , , , , PWM , , , , , , En la Tabla 3, se ilustra el patrn de conmutacin generado por instancias de secuencias leading y double edge junto con una secuencia alternada, comn en la literatura(Narayanan, 1999). Es importante tener en cuenta que la seleccin de la secuencia de conmutacin a emplear depender de la aplicacin especifica ya que cada una de estas secuencias presenta sus ventajas, por ejemplo: Para aplicaciones de altos requerimientos en cuanto a contaminacin armnica se prefieren las secuencias double edge por las cancelaciones de armnicos que estas presentan (Holmes, 1998; Moynihan,1998), mientras que para aplicaciones de altos requerimientos en cuanto a prdidas por conmutacin, se prefieren las secuencias single edge por su bajo nmero de conmutaciones.

, , , | , , ,

a)

, , , , , , | , , , , , ,

b) Alternado entre , , , | , , ,

c)

Figura 36. Patrn de conmutacin de SY-SVPWM en el sector . a) Secuencia single edge: asimtrica en . b) Secuencia double edge: simtrica en . c) Secuencia single edge alternada: double edge asimtrica en 2 .

Obtencin de los ciclos tiles de los canales PWM. Una vez establecidos los tiempos de activacin de los vectores y la secuencia de conmutacin, se deben traducir estos resultados a ciclos tiles de los canales PWM que alimentarn las compuertas del inversor. Teniendo el patrn de conmutacin resulta sencillo identificar estos ciclos tiles. Por ejemplo, al emplear la secuencia de conmutacin , , , , , , el patrn de conmutacin es el que se indica en la Figura 37; a partir de esta Figura las relaciones entre ciclos tiles y tiempos de activacin de vectores se pueden expresar as:

(31)

En donde ,es el ciclo correspondiente al canal PWM . ( , , ). Estas expresiones solo son validas para el primer sector. Sin embargo, con ayuda del patrn de conmutacin en los sectores restantes, resulta fcil completar las relaciones. Los resultados se resumen en la Tabla 4. Esta Tabla es valida para las tres secuencias estudiadas (Tabla 3) y facilita la programacin de los ciclos tiles de los mdulos PWM en implementaciones prcticas.

Figura 37. Patrn de conmutacin de la secuencia

, , , , , , en el sector .

Tabla 4. Relacin entre ciclos tiles y tiempos de aplicacin de vectores.

1

2

3

4

5

6

Implementacin de los algoritmos PWM de inyeccin de secuencia cero mediante la tcnica SVPWM. Al analizar la ecuacin (30), se evidencia que en ella se realiz una distribucin simtrica de entre y , sin embargo, existen diversas posibilidades para realizar la particin de los estados cero. Cada una de estas posibilidades genera un modulador de vectores espaciales diferente. Una representacin generalizada para las posibles particiones de y es la siguiente (Zhou, 2002):

1 (32)

En donde es el distribuidor de estados cero, 1 0. En el modulador SVPWM simtrico estudiado en los prrafos anteriores se elige un valor constante para el distribuidor de estados cero tal que se genere simetra en la particin de estados cero:

=1 2 .

Tabla 5. Definicin del distribuidor de estados cero para los diversos algoritmos PWM

par impar 1

2

12

12

6

12

6

1 0

0 en la primera mitad del sector

1 en la segunda mitad del sector 1 en la primera mitad del sector 0 en la segunda mitad del sector

0 1

1 en la primera mitad del sector 0 en la segunda mitad del sector

0 en la primera mitad del sector 1 en la segunda mitad del sector

1 1

0 0

Figura 38. Utilizacin de estados cero en los algoritmos PWM de inyeccin de seal de secuencia cero. Los moduladores generados con otros valores constantes de se han discutido en (Blasko, 1997); entre ellos se encuentran el DPWMMax resultado de la seleccin de = 1 y el DPWMMin obtenido al seleccionar = 0.

Cuando se provoca la variacin en el tiempo de se pueden generar los algoritmos de modulacin restantes. La Tabla 5 resume la definicin de para los diferentes algoritmos PWM.

Es posible establecer una manera adicional de descripcin de algoritmos de modulacin en el contexto de vectores espaciales mediante la utilizacin selectiva de los estados (o vectores) cero dentro del hexgono del inversor como se muestra en la Figura 38. Esta Figura indica el vector cero utilizado en cada sector para realizar la sntesis. La tcnica SY-SVPWM y las

tcnicas continuas en general emplean los dos vectores cero en todos los sectores mientras los algoritmos DPWM solo emplean un vector cero por sector o segmento de sector. Por lo tanto es posible caracterizar a estas tcnicas de modulacin por su secuencia de conmutacin como se muestra en la Tabla 6:

Tabla 6.Secuencias de conmutacin double edge de los algoritmos PWM

Modulador Secuencia de conmutacin en el primer sector

SY-SVPWM , , , , , , ,

DPWM0 , , , , ,

DPWM1 , , , , , para 30 , , , , , para 30

DPWM2 , , , , ,

DPWM3 , , , , , para 30 , , , , , para 30

DPWM0 , , , , ,

DPWMMax , , , , ,

DPWMMin , , , , , Finalmente, es importante establecer algunas consideraciones sobre el enfoque SVPWM: a) El esquema requiere un nico proceso de

modulacin a diferencia de la solucin basada en portadora en donde eran necesarios tres procesos de modulacin simultneos. Esto se refleja en una disminucin de la carga computacional al momento de la implementacin.

b) La modulacin en el esquema SV-PWM es

inherentemente regular.

c) Este enfoque no necesita de circuitos adicionales para la generacin de seales portadoras y de secuencia cero; sin embargo, ofrece las tres variaciones de control de flanco de los esquemas basados en portadora y permite la implementacin de los algoritmos de modulacin con inyeccin de seales de secuencia cero mediante una sencilla definicin de la variable .

d) Todas las caractersticas de desempeo expuestas

para los algoritmos con inyeccin de seal de secuencia cero en el esquema CB-PWM son validas para sus anlogos en el esquema SV-PWM.

2. ESQUEMA DE MODULACIN HBRIDO

Actualmente, resulta muy comn encontrar en la literatura propuestas de modulacin hbridas que pretenden mejorar un criterio especfico de modulacin dentro de una aplicacin definida. Por ejemplo, el algoritmo de modulacin GDPWM (Hava, 1998) presentado en la seccin de mtodos de modulacin discontinuos, puede ser considerado un algoritmo hbrido que emplea selectivamente varios algoritmos de modulacin (entre ellos: DPWM1, DPWM2 y DPWM0) para reducir las prdidas por conmutacin. Otro ejemplo de modulacin hibrida se encuentra en (Camacho and Lpez, 2007), en donde el criterio a mejorar es el contenido armnico presente en la seal modulada de salida. Para facilitar la implementacin de estas soluciones hbridas se propone el esquema de modulacin de la Figura 39. En este esquema, el bloque seleccin de modulador establece el algoritmo PWM a emplear a partir del criterio de optimizacin. Por ejemplo, si el criterio son las prdidas por conmutacin, el bloque necesitar conocer el factor de potencia de la carga para seleccionar el algoritmo PWM apropiado. Por otro lado, si el criterio de optimizacin es el desempeo armnico, las entradas del bloque seleccin de modulador sern el ndice de

modulacin y el ngulo de sntesis puesto que se ha establecido que existe una fuerte dependencia entre estas variables y el contenido armnico de la seal de salida modulada (Camacho and Lpez, 2007). El esquema de modulacin presentado se valid mediante simulacin empleando la tabla de particiones ilustrada en la Figura 40.

La Figura 40 indica los puntos de operacin , en los cuales se deben aplicar los algoritmos de modulacin SY-SVPWM, DPWM1, DPWM2 y DPWM3 con el fin de minimizar el contenido armnico de los voltajes de salida del inversor (Camacho and Lpez, 2007).

Figura 39. Diagrama de bloques del esquema SVPWM de moduladores combinados.

Figura 40. Tabla de particin de puntos de operacin en un esquema de modulacin hibrido. Fuente (Camacho and

Lpez, 2007).

3. CONCLUSIONES

Este artculo present un anlisis de las principales variaciones de las tcnicas de modulacin por ancho de pulso (PWM), aplicadas a Inversores trifsicos dentro del esquema de accionamientos elctricos para motores AC. Se estudiaron los procesos de modulacin basados en portadora y basados en vectores espaciales presentando: el principio de funcionamiento de la modulacin, las expresiones empleadas para el clculo de las seales involucradas en la modulacin y figuras ilustrativas de los efectos causados por las variaciones comunes dentro de los dos enfoques.

Se mostr que todas las expresiones de los algoritmos de modulacin continuos as como todas las reglas de magnitud de los algoritmos discontinuos requieren de pocos clculos; por esta razn resulta sencillo programar estos moduladores en dispositivos DSPs o microcontroladores siendo el esquema SV-PWM el enfoque mas apropiado para estas implementaciones digitales. Adicionalmente, se evidencia que con el fin de mejorar el desempeo de la modulacin resulta prctico programar dos o ms algoritmos de modulacin dentro de un dispositivo y seleccionar en lnea el algoritmo ms apropiado, de acuerdo al criterio de optimizacin elegido y/o las caractersticas de la

carga. Teniendo en cuenta lo anterior, se plante un esquema de modulacin basado en vectores espaciales capaz de implementar moduladores hbridos; dicho esquema fue validado mediante simulacin empleando una propuesta de modulacin hbrida presentada en (Camacho and Lpez, 2007).

REFERENCIAS

Bergas, J. (2000). Control del motor d inducci considerant els lmits del convertidor i del motor .Tesi. Doctoral. Universidad Politcnica de Catalunya.Barcelona.

Blasko, V. (1997). Analysis of a hybrid PWM based on

modified space-vector and triangle-comparison method. In: IEEE Transactions on Industrial Applications. Vol. 33.

Bowes, S. (1986). New PWM switching strategy for

microprocessor controlled inverter drives . In: IEE Proceedings. Vol. 133.

Buja, G. (1975). Improvement of pulse width

modulation techniques. Archiv fr Elektrotechnik #57.

Camacho, G and D, Lpez (2007). Evaluacin

experimental del contenido armnico de las corrientes de carga en inversores trifsicos. Facultad de Ingenieria Electrnica y Telecomunicaiones.Universidad del Cauca. Colombia.

Capitaneanu, S. (2001). Graphical and algebraic

synthesis for PWM methods: In: EPE Vol. 11. #3. Clarke, E. (1958). Circuit Analysis of AC Power

Systems. New York: Wiley, USA, Vol. 1. Depenbrock, M. (1977). Pulse width control of a 3-

phase inverter with nonsinusoidal phase voltages . In: IEEE-International Semiconductor Power Conversion Conf. Records.

Hava, A. (1998). Carrier Based PWM-VSI Drives In

The Overmodulation Region .Ph.D. dissertation. University of Wisconsin. Madison.

Holmes, D. (1998). A General Analytical Method for

Determinig the Theoretical Harmonic Components of Carrier Based PWM Strategies In: IEEE Transactions on Industrial Applications. Vol. 35.

Holmes, G. (2003). Opportunities for Harmonic

Cancellation with Carrier Based PWM for Two-Level and Multi-Level Cascaded Inverters.

Department of Electrical and Computer Systems Engineering. Monash University. Australia.

Holtz, J. (1994). Pulesewidth modulation for

electronic power conversion. In : Proceedings of the IEEE, 1994. Vol. 82. Wuppertal University. Germany.

Kenjo, T. (1990). Power Electronics for the

Microprocessor Age. In: Oxford University Press Publication #34.

King, K. (1974). A three phase transistor class-b

inverter with sinewave output and high eficiency. In : Institute of Electronic Engineering Publication #123.

Kolar, J. (1990). Minimization of the harmonic RMS

content of the mains current of a PWM converter system based on the solution of an extreme value problem. In: ICHPC Conf. Records. Hungary. Budapest.

Malinowski, M. (2001). Sensorless Control Strategies

for Three-Phase PWM Rectifiers. Ph.D.Thesis. Institute of Control and Industrial Electronics. Faculty of Electrical Engineering. Warsaw University of Technology. Poland.

Martn, M. (2003). Nuevas tcnicas de modulacion

vectoral para convertidores eletrnicos de potencia multinivel . Tesis Doctoral. Universidad de Sevilla. Sevilla.

Moynihan, J. (1998). Theoretical spectra of space-

vector-modulated waveforms. In: IEE Proc. ELectr. Power Appl. Vol. 145. USA.

Narayanan, G. (1999). Synchronised Pulsewidth

Modulation Strategies based on Space Vector Approach for Induction Motor Drives . Thesis submitted for the degree of Doctor of Philosophy. Department of Electrical Engineering, Indian Institute of Science. Bangalore.

Ogasawara, S. (1989). A novel PWM scheme of

voltage source inverter based on space vector theory . In: European Power Electronics Conf. Records. Germany.

Pardo, A. (2004). Aplicaciones de los convertidores

de frecuencia. Estrategias PWM .JAVA E.U.- ISBN:958-33-6768-0. Pamplona.

Park, R. (1929). Two-reaction theory of synchronous

machines.Generalized method of analysis PartI.In: A. I. E. E. Transactions.Vol. 48.

Pfaff, A. (1984) . Desing and Experimental Resultof a Brushless AC Servo Drive. In: IEEE Transactions on Industry Applications. Vol IA-22.

Rodrguez, P. (2005). Aportaciones a los

acondicionadores actives de corriente en derivacin para redes trifsicas de cuatro hilos. Tesis Doctoral. Universidad Politcnica de Catalunya. Barcelona.

Schnung, A. (1964). Static frequency changers with

subharmonics control in conjuction with reversable variable speed AC drives . In: Brown Boveri Review.

Svenson, J. (1999). Pulse Width Modulation

Techniques. Electric Power Engineering, Chalmers University of Technology.

Taniguchi, K. (1988). PWM technique for power

MOSFET inverter . In: IEEE Trans. on Power Electronics. Vol. 23.

Tarkiainen, A. (2005). Voltage Source Line

Converter .Thesis for the degree of Doctor of Science. Lappeenranta University of Technology. ISBN 9522140120. Finland.

Van Der Broeck, H. (1986). Analysis and realization

of a pulse width modulator based on voltage space vectors . In: IEEE-IAS Conf. Records. Denver.

Zhou, K. (2002) . Relationship between space-vector

modulation and three-phase carrier-based PWM: A comprehensive analysis . In : IEEE transactions on Industrial Electronics.Vol. 49.

/ColorImageDict > /JPEG2000ColorACSImageDict > /JPEG2000ColorImageDict > /AntiAliasGrayImages false /CropGrayImages true /GrayImageMinResolution 300 /GrayImageMinResolutionPolicy /OK /DownsampleGrayImages true /GrayImageDownsampleType /Bicubic /GrayImageResolution 300 /GrayImageDepth -1 /GrayImageMinDownsampleDepth 2 /GrayImageDownsampleThreshold 1.50000 /EncodeGrayImages true /GrayImageFilter /DCTEncode /AutoFilterGrayImages true /GrayImageAutoFilterStrategy /JPEG /GrayACSImageDict > /GrayImageDict > /JPEG2000GrayACSImageDict > /JPEG2000GrayImageDict > /AntiAliasMonoImages false /CropMonoImages true /MonoImageMinResolution 1200 /MonoImageMinResolutionPolicy /OK /DownsampleMonoImages true /MonoImageDownsampleType /Bicubic /MonoImageResolution 1200 /MonoImageDepth -1 /MonoImageDownsampleThreshold 1.50000 /EncodeMonoImages true /MonoImageFilter /CCITTFaxEncode /MonoImageDict > /AllowPSXObjects false /CheckCompliance [ /None ] /PDFX1aCheck false /PDFX3Check false /PDFXCompliantPDFOnly false /PDFXNoTrimBoxError true /PDFXTrimBoxToMediaBoxOffset [ 0.00000 0.00000 0.00000 0.00000 ] /PDFXSetBleedBoxToMediaBox true /PDFXBleedBoxToTrimBoxOffset [ 0.00000 0.00000 0.00000 0.00000 ] /PDFXOutputIntentProfile () /PDFXOutputConditionIdentifier () /PDFXOutputCondition () /PDFXRegistryName () /PDFXTrapped /False

/Description > /Namespace [ (Adobe) (Common) (1.0) ] /OtherNamespaces [ > /FormElements false /GenerateStructure true /IncludeBookmarks false /IncludeHyperlinks false /IncludeInteractive false /IncludeLayers false /IncludeProfiles true /MultimediaHandling /UseObjectSettings /Namespace [ (Adobe) (CreativeSuite) (2.0) ] /PDFXOutputIntentProfileSelector /NA /PreserveEditing true /UntaggedCMYKHandling /LeaveUntagged /UntaggedRGBHandling /LeaveUntagged /UseDocumentBleed false >> ]>> setdistillerparams> setpagedevice