MEMORIA SDRAM

Synchronous Dynamic Random Access Memory (SDRAM) es una memoria dinámica de acceso aleatorio DRAM que tiene una interfaz síncrona. Tradicionalmente, la memoria dinámica de acceso aleatorio DRAM tiene una interfaz asíncrona, lo que significa que el cambio de estado de la memoria tarda un cierto tiempo, dado por las características de la memoria, desde que cambian sus entradas. En cambio, en las SDRAM el cambio de estado tiene lugar en el momento señalado por una señal de reloj y, por lo tanto, está sincronizada con el bus de sistema del ordenador.

El reloj también permite controlar una máquina de estados finitos interna que controla la función de "pipeline” de las instrucciones de entrada. Esto permite que el chip tenga un patrón de operación más complejo que la DRAM asíncrona, que no tiene una interfaz de sincronización.

Las SDRAM son ampliamente utilizadas en los ordenadores, desde la original SDRAM y las posteriores DDR (o DDR1), DDR2 y DDR3. Actualmente se está diseñando la DDR4 y se prevé que estará disponible en 2014.

Sus celdas construidas a base de capacitores poseen chips de memoria en ambos lados de la placa de circuito impresa,  poseen a la vez, 84 conectores de cada lado, lo cual suma un total de 168 terminales para ranuras de la tarjeta principal (Motherboard).

© Al tener conectores físicamente independientes en ambas caras de la tarjeta de memoria, de allí que se les denomina duales.

Cuentan con un par de muescas en un lugar estratégico del conector, para que al insertarlas, no haya riesgo de colocarlas de manera incorrecta.

La memoria SDRAM permite el manejo de 32 y 64 bits. La medida del SDRAM es de 13.76 cm. de largo X 2.54 cm. de alto. La unidad para medir la velocidad de las memorias SDRAM es en

MegaHertz (MHz). En el caso de los SDRAM, tiene varias velocidades de trabajo disponibles, la cuál se tiene que adaptar a la velocidad de trabajo del resto del sistema. Básicamente fueron las siguientes: 66,100 ,133 MHz.

CARACTERISTICAS

La unidad práctica para medir la capacidad de almacenamiento de una memoria SDRAM es el Megabyte (Mb).

DIMM - SDRAM 168 terminales PC100 32 Mb, 64 Mb, 128 Mb, 256 Mb, 512

Mb DIMM - SDRAM 168 terminales PC133 32 Mb, 64 Mb, 128 Mb, 256 Mb, 512

Mb

CAPACIDAD DE ALMACENAMIENTO

Todos los comandos están programados en relación con el flanco de subida de una señal de reloj. Además del reloj, hay 6 señales de control, en su mayoría de baja activa que se muestra en el flanco de subida del reloj:

© Reloj ‘’’CKE’’’ Habilitar. Cuando esta señal es baja, el chip se comporta como si el reloj se ha detenido. No comandos son interpretados y tiempos de latencia de comando no transcurrir. El estado de las líneas de control de otros no es relevante. El efecto de esta señal es en realidad un retraso de un ciclo de reloj. Es decir, el producto actual ciclo de reloj, como de costumbre, pero el siguiente ciclo de reloj es ignorado, excepto para la prueba de nuevo la entrada de CKE. Reanudar las operaciones normales en el flanco de subida del reloj después de aquel en el que se toman muestras de CKE alta.

‘’’/ CS’’’ Chip Select. Cuando esta señal es alta, el chip hace caso omiso de todas las otras entradas (excepto para CKE), y actúa como si se recibe un comando NOP.

SEÑALES DE CONTROL

‘’’DQM’’’ ocultar los datos. (La letra Q aparece porque, siguiendo las convenciones de la lógica digital, las líneas de datos se conoce como "DQ" líneas.) Al alta, estas señales de supresión de los datos I / O. Cuando acompañan a escribir los datos, los datos no son en realidad por escrito a la DRAM. Cuando afirmó alta dos ciclos antes de un ciclo de lectura, la lectura de datos no es la salida del chip. Hay una línea DQM por 8 bits en un chip x16 de memoria o DIMM.

‘’’/RAS’’’ fila Dirección Strobe. A pesar del nombre, este no es un estrobo, sino simplemente un poco de comandos. Junto con / CAS y / WE, esto selecciona uno de los 8 comandos.

‘’’/ CAS’’’ columna Dirección Strobe. A pesar del nombre, este no es un estrobo, sino simplemente un poco de comandos. Junto con / RAS y / WE, esto selecciona uno de los 8 comandos.

‘’’/ WE’’’ modo escritura. Junto con / RAS y CAS, esta selecciona uno de los 8 comandos. Esto generalmente se distingue de lectura como los comandos de escribir-como comandos.

Dispositivos SDRAM se dividen internamente en 2 o 4 bancos de datos interna independiente. Uno o dos entradas de la dirección del banco (BA0 y BA1) seleccionar un comando de que el banco se dirige.

Muchos de los comandos también utilizar una dirección presentados en los pines de dirección de entrada. Algunos comandos, que o bien no utilizar una dirección, o presentar una columna de dirección, también utilizan A10 para seleccionar variantes. Los comandos de entender son los siguientes.

/CS /RAS /CAS /WE BAn A10 An Comandos

H X X x x x xComando do inhibir (No operación)

L H H H x x x Ninguna operación

L H H L x x xBurst Terminar: Parada de una ráfaga de lectura o escritura en el progreso estallido.

L H L H banco L columnaLeer: Leer una ráfaga de datos de la fila activa.

L H L H banco H columnaLea con precarga automática: Como el anterior, y precarga (cierra la fila) cuando termine.

L H L L banco L columnaEscribe: Escribe una ráfaga de datos a la fila activa.

L L H Hbanc

o rowActive (Activar): abrir una línea de comandos Leer y Escribir

L L H Lbanc

oL x

Precarga: Desactivar la fila actual del banco seleccionado.

L L H L x H xPrecargar todos: Desactivar la fila actual de todos los bancos.

L L L H x X x

Actualización automática: Actualizar una fila de cada banco, utilizando un contador interno. Todos los bancos deben ser precargado.

L L L L 0 0 ModeRegistro de modo de carga: A0 a través de A9 se cargan para configurar el chip DRAM Los ajustes más importantes son la latencia CAS (2 o 3 ciclos) y la longitud de la ráfaga (1, 2, 4 u 8 ciclos)

L H L L banco H columnaEscribir con precarga automática: Como el anterior, y precarga (cierra la fila) cuando termine.

De datos único SDRAM tiene una tasa de 10 páginas a un bit de modo de registro programable. Más tarde, el doble de datos de normas de SDRAM tasa añadir registros modo adicional, se dirigió a utilizar los pines banco de direcciones. Para SDRAM SDR, las clavijas de Dirección del Banco y las líneas de dirección A10 y encima se pasan por alto, pero debe ser cero durante un registro de modo de escribir.

Los bits se M9 a través de M0, presentado por la A9 a través de líneas de dirección A0 durante un ciclo de carga de registro de modo.

MODO DE REGISTRO

M9: Escribe el modo ráfaga. Si es 0, escribe utilizar la longitud de la ráfaga y el modo de leer. Si 1, todas las escrituras no son de estallido (ubicación única).

M8, M7: modo de funcionamiento. Reservado, y debe ser 00. M6, M5, M4: latencia CAS. En general, sólo 010 (CL2) y 011 (CL3) son

legales. Especifica el número de ciclos entre un comando de lectura y de salida de datos del chip. El chip tiene un límite fundamental de este valor en nanosegundos, durante la inicialización, el controlador de memoria debe utilizar su conocimiento de la frecuencia de reloj de traducir ese límite en los ciclos.

M3: Tipo de ráfaga. 0 - peticiones estallido secuencial de pedidos, mientras que 1 peticiones intercalados estallido de pedido.

M2, M1, M0: longitud de la ráfaga. Los valores de 000, 001, 010 y 011 especifican un tamaño de ráfaga de 1, 2, 4 u 8 palabras, respectivamente. Cada leer (y escribir, si M9 es 0) llevará a cabo que tiene acceso a muchos, a no ser interrumpido por una parada de reventar o otro comando. Un valor de 111 especifica una explosión fila completa. La explosión continuará hasta que se interrumpan. Full estallidos de fila sólo se permite con el tipo de explosión secuencial.

Que es Dual channel? Dual Channel es una tecnología para memorias aplicada en los ordenadores personales que permite el incremento del rendimiento gracias al acceso simultáneo a dos módulos distintos de memoria. Esto se consigue mediante un segundo controlador de memoria en el NorthBrigde (componente del chipset).

Las mejoras de rendimiento son particularmente perceptibles cuando se trabaja con controladoras de video integradas a la placa base ya que estas, al no contar con memoria propia, usan la memoria RAM o memoria principal del sistema y, gracias a Dual Channel, pueden acceder a un módulo mientras el sistema accede al otro.

Para que la computadora pueda funcionar en Dual Channel, se debe tener dos módulos idénticos de memoria DDR o DDR2 (ya que no es posible usarlo en SDR)en los zócalos correspondientes de la tarjeta madre, y el chipset de la placa base debe soportar dicha tecnología.

Actualmente, es posible utilizar esta tecnologia en módulos de memorias DDR y DDR2, cuyas velocidades esten entre DDR400 y DDR2-800

El dual chanel no es mas que la "suma" de 2 memorias.... osea, obtenes el doble de ancho de

banda, que en el caso de Intel, esto es muy apreciado...

Generalmente las mothers vienen con 4 zokets, 2 separados entre si

Para dual-channel, hace falta un par de memorias de misma capacidad, misma velocidad y

miosmo fabricante.. osea, una copia exacta una de otra....

El micro puede trabajar con las dos memorias a la vez, ya que antes trabaja con una y despues

con otra. Por eso sera mas rapìdo el acceso de progrmas y otras aplicaciones a realizar.

Al trabajar con dual obtenes el doble de ancho de banda, accesos mas rapidos...

Al tener el doble de ancho de banda se obtiene una gran ayuda para cuando estas demandando

al micro, y este espera a que la info llege desde la ram....

Se nota mas la diferencia con la video onboard ya que esta trabaja con esta memoria y accede

mas rapido.

El maximo de ram que soporta una mother depende de cada una. La ASUS A7N8X Deluxe que

tiene tres banco de memoria y soporta por supuesto 3 gb de ram

PC3200/PC2700/PC2100/PC1600 non-ECC DDR RAM Memory.

Luego hacen referencia a la utilización de módulos de ram:

4x256 o 2x512 o 1x1gb

Con las 4x256 tenemos 2 dual channels.

Con la 2x512 tenemos 1 dual channel.

Con la 1x1gb tenemos un slot de memoria.

Algunos indican que la temperatura se elevará con más memorias que con menos. pero la suba

de temperatura no es tan exagerada.