Manual Practico de Microwind en Español

UNIVERSIDAD INDUSTRIAL DE SANTANDER ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA

Y DE TELECOMUNICACIONES Perfecta combinación entre energía e intelecto

MANUAL PRÁCTICO DE MICROWIND

Versiones 2 y 3

Elkyn Enrique Hernández Sanabria [email protected]

Jhonatan Camacho Navarro [email protected]

Estudiantes Ingeniería Electrónica

Universidad Industrial de Santander Bucaramanga - Colombia

Noviembre de 2005

mailto:[email protected]

mailto:[email protected]

Manual práctico de Microwind 1

CONTENIDO

INTRODUCCION 4

ALGUNAS DEFINICIONES Y CONCEPTOS BÁSICOS DE MICROWIND 5

FUNCIONES BÁSICAS DE MICROWIND 7

“Open file” 7

“Save this file” 7

“Draw box” 7

“Delete some layout” 7

“Copy elements” 7

“Stretch, move” 8

“Zoom in” 8

“Zoom out” 8

“View all” 8

“View electrical node” 8

“Run simulation” 8

“Measure distance” 8

“2D vertical cross-section” 9

“Process steps in 3D” 9

“Design Rule Checker” 9

“Add text to layout” 10

“Connect layers” 10

“Simulate MOS characteristics” 10

“Show palette of layers” 10

Botones de direccionamiento 10

BARRA DE MENÚ 11

File 11

“Insert layout” 11

“Convert into” 11

“Select foundry” 11

View 11

Edit 12

“Move step by step” 12

“Flip and rotate” 12

“Protect all” 12

“Generate” 12

“Virtual R, L or C” 12

“Duplicate XY” 12

Simulate 13

“Simulation on layout” 13

“With/Without crosstalk” 13

Analysis 13

“Parametric analysis” 13

PALETA DE FONDOS (LAYERS) 14

Polysilicon 14

P+ diffusion 15

N+ diffusion 15

N Well 15

Contact 15

Metal (1 – 6) 15

Option layer 15

Contactos varios 15

Botón de visibilidad en simulación 15


VENTANA DE NAVEGACIÓN DE MICROWIND 16

Pestaña propiedades (props) 16

Pestaña crosstalk (ctlk) 17

Pestaña dispositivos (device) 18

Pestaña opciones (options) 18

GENERACIÓN AUTOMATICA DE DISPOSITIVOS EN MICROWIND 19

Transistores MOS 19

Resistores 19

Capacitores 20

Inductores 20

Contactos 21

Diodos 21

CONSTRUCCIÓN MANUAL DE LAYOUT DE UN DISPOSITIVO MOS 22

Para crear un MOS canal N: 22

Para crear un MOS canal P 25

Visualización del aspecto vertical de proceso del MOS 26

Ejemplo de corrección de errores de diseño 26

OTRAS CONSIDERACIONES Y EJEMPLOS PARA CORRECCIÓN Y OPTIMIZACIÓN 29

Número y distribución de contactos 29

Construcción de transistores con canal muy ancho 30

CONSTRUCCIÓN MANUAL DE LAYOUT PARA OTRAS CELDAS ANÁLOGAS 31

Layout para resistencias 31

Layout para capacitores 33

Minimización de errores 34

Layout para circuitos digitales 34

Layout para circuitos analógicos 34

Para minimizar ruido 38

INCLUSIÓN DE POLARIZACIÓN EN UN LAYOUT DE MICROWIND 39

Fuentes de tensión contínua (DC supply) 39

Reloj (clock) 40

Pulso (pulse) 40

Función senoidal (sinus) 41

Secuencia lógica de pulsos (PWL) 41

Función matemática f(t) (math) 42

Tierra (ground) 42

Variable 42

SIMULACIONES EN MICROWIND 43

Simulación de características de dispositivos MOS 43

Id contra Vds 43

Id contra Vgs 44

Tensión de umbral (Treshold voltaje) 44

Capacitancias 45

Simulación del comportamiento de circuito 45

Transformada Rápida de Fourier 46

“Voltages and currents” 47

“Voltage vs Voltage” 47


“Frequency vs time” 47

Mediciones manuales 48

Ventajas y desventajas de las herramientas de simulación en Microwind 48

UTILIZACIÓN DE TECNOLOGÍAS, REGLAS DE DISTANCIAS MÍNIMAS Y ARCHIVOS DE

REGLAS DE MICROWIND 49

Evolución en el tiempo de las tecnologías de fabricación de IC’s 49

Tecnologías de fabricación en Microwind 50

Unidades Lambda 51

Reglas de diseño 51

Reglas para pozo (Well) 51

Reglas para difusiones (diffusion) 52

Reglas para polysilicon 52

Reglas para polysilicon2 52

Reglas MOS 53

Reglas para contactos 53

Reglas para metal1 53

Vía 53

Modelos de dispositivos MOS 54

Modelo de nivel 1 54

Modelo experimental de nivel 3 55

Modelo MOS BSIM4 56

CONSEJOS GENERALES DE DISEÑO 58

DOS EJEMPLOS DE SIMULACIÓN 60

Inversor lógico digital 60

Par diferencial con carga activa 65

Inconsistencias con los resistores 66


INTRODUCCIÓN

La mayor utilidad del software Microwind es la posibilidad que le brinda al usuario de

“meterse” dentro de un IC a construir, ampliando así las posibilidades de diseño del

mismo en sus características mínimas para que cumpla con determinados

comportamientos requeridos. Una vez que se adquiere un conocimiento adecuado de este

paquete es posible construir elementos y configuraciones de manera personalizada y a la

vez cumpliendo con requisitos mínimos de diseño dependiendo de la tecnología a

trabajar. Pero nosotros, estudiantes de Ingeniería Electrónica de la Universidad

Industrial de Santander, pensamos que existe un problema para llegar a este nivel.

Además de que no es posible que se nos haga una ilustración adecuada del paquete

debido a que no se dispone de suficiente tiempo para ello, no existe una herramienta

práctica en Español (tutorial, manual, etc.) que nos sirva de guía para adquirir

experiencia en el manejo de éste software, en especial para los propósitos enmarcados

dentro de la asignatura.

Este problema pone al descubierto una necesidad que necesita ser resuelta. Una manera

de ayudar a hacerlo, es mediante la elaboración de este manual práctico de Microwind,

que sirva de apoyo y guía para el usuario que intenta manejar éste software “desde cero”.

Así se logrará reducir en gran escala la dificultad que en muchos estudiantes se presenta

para adquirir destreza en este paquete, por tanto serán capaces de realizar diseños de gran

eficiencia más rápidamente.

Este manual pretende ser instructivo y práctico, para fomentar el auto-aprendizaje del

programa. Incluye desde definiciones de conceptos básicos del programa, pasando por la

descripción de la interfaz y el proceso de construcción de diferentes dispositivos, hasta

sugerencias de diseño para implementaciones complejas en éste programa. El manual

está orientado a las versiones 2 y 3 de Microwind, ya que comparten la gran mayoría de

sus funciones. En caso de presentarse alguna excepción, se indicara al respecto.

Esperamos que nuestro trabajo sea de agrado para todas aquellas personas que empiezan

a explorar el diseño de circuitos integrados en Microwind. Si e desea dar sugerencias y/o

críticas sobre el manual, o sobre Microwind, los autores estamos gustosos de

escucharlas.

ALGUNAS DEFINICIONES Y CONCEPTOS BÁSICOS DE MICROWIND


Resulta engorroso, que siendo la primera vez que una persona trabaje en un software, se

encuentre con una cantidad de términos desconocidos y no muy fáciles de entender.

Microwind es uno de los paquetes donde más acontece esta dificultad, por tanto es útil

conocer algunos conceptos básicos del programa antes de empezar su descripción

detallada. Algunos de los conceptos a los que se hará referencia con frecuencia en este

manual son los siguientes:

Tecnología de proceso: Consiste un conjunto de reglas de diseño, que permiten

construir circuitos integrados con determinadas características.

Reglas de diseño: Para Microwind, son una compilación de reglas geométricas, de

propiedades eléctricas, químicas, y de parámetros de modelo, que juntas conforman una

tecnología de proceso de construcción de IC’s.

Archivos RUL: Bajo esta extensión se guardan los archivos que contienen las reglas de

diseño para Microwind.

Layout: Disposición de capas, o layers, que representan la litografía de dispositivos en

un circuito integrado. En palabras más castizas, es un conjunto de máscaras, las cuales

representan materiales, que son constitutivos de dispositivos a implementarse en un IC.

Layer: Cada una de las capas o máscaras que forman un layout. Layers diferentes

representan diferentes tipos de material, los cuales tienen usos específicos dentro de un

layout.

Archivo MSK: Con esta extensión de archivo, se guardan los layout hechos en

Microwind.

Workspace o “fondo negro”: Como su nombre indica, es el fondo negro sobre el cual

se construyen los layouts de Microwind. Este fondo en realidad representa una gran

oblea lineal, isotrópica y homogénea de silicio dopado tipo P, de dimensiones infinitas.


Lambda (λ): Es una escala de longitud que utiliza Microwind, para ajustar distancias a

la tecnología empleada. No debe confundirse éste lambda, con el lambda (λ) del modelo

de segundo orden del transistor MOSFET operando en región de saturación. Para la

tecnología, el valor de lambda es ajustado a la mitad del largo del canal de un transistor

MOS, por defecto.

Lambda grid: Es una cuadrícula dispuesta sobre el workspace de Microwind, escalada

en lambdas, que sirve como referencia para ajustar distancias en la construcción de un

layout.

Botones (Funciones) de Microwind

A continuación se muestra una vista la barra de botones de aplicación de Microwind:

Sus nombres y funciones son:

1) “Open file”: Como su nombre lo indica, este botón se utiliza para abrir cualquier

archivo de layout de Microwind (*.MSK).

2) “Save this file”: Presionando este botón se guarda el layout actual en un archivo

(*.MSK), con la ubicación en disco y nombre que se elija.

3) “Draw box”: Cuando se activa este botón, se puede dibujar sobre el “fondo negro” o

espacio de trabajo de Microwind, rectángulos del material seleccionado en la paleta

de fondos (botón 19), del área que usted desee, con escala de magnitud dada en

lambda (λ). Sobre la paleta de fondos se hablará más adelante.


4) “Delete some layout”: Con este botón activo se pueden borrar toda clase de layers

con sólo hacer un clic sobre el que se desee eliminar; o bien se pueden borrar todos

los layers de un área determinada con sólo un arrastre de Mouse.

5) “Copy elements”: Si se activa este botón se puede copiar o clonar todos los layers de

un área específica a otra parte del espacio de trabajo. El área a copiar se selecciona

con un arrastre de Mouse.

6) “Stretch, move”: Con este botón activo se pueden cambiar las dimensiones de

cualquier layer, con sólo hacer clic sobre cualquier parte del perímetro del layer a

modificar, y mediante un arrastre de Mouse, asignar la nueva posición. Si en vez de

hacer esto se quiere mover uno o varios layers a un área determinada del workspace

de Microwind, se debe seleccionar mediante un arrastre de Mouse los elementos a ser

movidos, y mediante otro arrastre ser llevados al área deseada.

7) “Zoom in”: Este botón típico se utiliza para acercar la distancia de representación

del layout en uso. Al activar este botón y luego hacer un arrastre de Mouse sobre un

área determinada del workspace, ésta se magnifica.

8) “Zoom out”: Este botón es el complementario del botón de acercamiento. Haciendo

clic sobre éste botón la distancia de representación del layout se alejará. Tantas veces

como se haga clic en este botón, se harán "alejamientos" de la vista al layout.

9) “View all”: Cuando se hace clic sobre éste botón, se ajusta la distancia de

representación al tamaño del layout actual, haciendo que éste ocupe toda la pantalla.

10) “View electrical node”: Presionando este botón y luego haciendo clic sobre

cualquier punto del workspace, se obtiene una visualización del nodo eléctrico (el

nodo seleccionado se ve en colores, el resto del layout se muestra en color gris),

además se despliega la ventana de navegación, de información sobre las

características eléctricas de ese nodo, como son: la resistencia, inductancia y

capacitancia del nodo, si es visible o no en las simulaciones de circuito, la

polarización del nodo (si está conectada alguna fuente), más una lista de propiedades


y opciones ajustables para el material o dispositivo al cual pertenece el nodo

seleccionado. Sobre este botón se hablará más adelante.

11) “Run simulation”: Si se hace clic sobre este botón, se despliega una ventana

dinámica de simulación para el layout actual, donde se muestran comportamientos de

tensión contra tiempo, tensión contra tensión, tensiones y corrientes, respuesta en

frecuencia y curvas de transferencia para el circuito plasmado en el layout. También

se hablará en detalle más adelante sobre la herramienta de simulación de Microwind.

12) “Measure distance”: Este botón es un simple medidor de distancias en el workspace.

Cuando se selecciona ésta función, y después se hace un arrastre de Mouse sobre un

área determinada, es mostrada sobre el perímetro de esta área, una regla mostrando

su largo y ancho en unidades de longitud.

13) “2D vertical cross-section”: Al activar éste botón y después hacer clic sobre un

punto del workspace, se despliega una ventana mostrando una disposición vertical de

la sección transversal que contiene al punto seleccionado. En esta ventana se muestra

además una lista con los layers vistos en la sección transversal, con su altura y

espesor.

14) “Process steps in 3D”: Al hacer clic sobre éste botón, se despliega una ventana

donde se muestran los pasos del proceso de elaboración “real” en tres dimensiones

del circuito representado mediante el layout actual. A continuación se muestra una

ventana de ejemplo de esta función:


15) “Design Rule Checker”: En el proceso de construcción de un layout en Microwind,

siempre es necesario verificar que se cumpla con las reglas de distancias mínimas

que se requiere según cada tecnología de trabajo. Al presionar éste botón, se

muestran todos los errores que hasta el momento se lleven en cuanto a estas

distancias. Enseguida queda usted habilitado para corregirlos, pues automáticamente

se activa el botón 6, “Stretch, move”. Si no se lleva ningún error en el layout, en la

barra de eventos se muestra un mensaje de felicitación y la memoria usada hasta el

momento.

16) “Add text to layout”: Cuando se necesite añadir un texto importante en alguna parte

del layout, se activa este botón mediante un clic, y después se escoge un punto en el

workspace donde se desea que se muestre el texto. Seguido de esto aparecerá una

ventana donde se podrán ingresar el texto requerido y así poder asignarlo.

17) “Connect layers”: Al hacer clic en este botón y después en un punto del workspace,

se creara en ese punto una unión metal-contacto, que conecta todos los layers que se

encuentren en ese punto.

18) “Simulate MOS characteristics”: Esta función despliega una ventana donde se

muestran las características de corriente contra tensiones y el comportamiento de las

capacitancias internas conforme varían las tensiones de los posibles dispositivos

MOS que se encuentren en el layout. Sobre esta importante función se hablará más

adelante.

19) “Show palette of layers”: Cuando se hace clic sobre este botón, se muestra la paleta

de layers o fondos con la cual es posible hacer la construcción de cualquier layout en

Microwind. Se profundizará más sobre las funciones contenidas en la paleta en las

secciones siguientes.

20) “Botones de direccionamiento”: Estos 4 botones simplemente sirven para correr la

vista del layout hacia el lado indicado por la flecha.

OTROS COMANDOS IMPORTANTES


A continuación se muestra la barra de menú de Microwind:

Ésta barra contiene otros comandos útiles que no se muestran en la barra de botones y

funciones de Microwind. Se muestran a continuación los más importantes:

FILE

“Insert layout”: Esta función permite importar un layout guardado anteriormente al

layout actual. Cuando se hace clic aquí, se despliega una ventana donde se puede buscar

el archivo (*.MSK) que se quiere importar. Al ser seleccionado, el layout de ése archivo

aparecerá a la derecha del layout actual, si se tiene alguno.

“Convert into”: Al situar el Mouse aquí, se desprenderá otro submenú que mostrará dos

opciones para conversión: CIF layout file y SPICE netlist. Si se convierte a archivo .CIF,

este archivo puede ser exportado a un software de VLSI CAD. Si por el contrario se

convierte a netlist de SPICE, el archivo .CIR generado podrá ser exportado al software

SPICE. Este archivo contendrá información de todos los nodos eléctricos del circuito, los

dispositivos MOS de canal n y p contenidos en el layout, las redes pasivas (R, L y C), y

de la polarización dada al circuito. Se podrá escoger el modelo de representación del

transistor, la duración de la simulación en el tiempo y la adición o no de ruido en las

entradas, así como otras opciones de simulación.

“Select foundry”: Al seleccionar ésta función, se procede a escoger el archivo de reglas

de tecnología (.RUL) que asigna la tecnología de trabajo.

VIEW

Ésta barra contiene todas las instrucciones de visualización de layout ya tratadas

anteriormente (Zoom in, Zoom out, View all). Además se muestran otras opciones de

visualización, como mostrar o no la cuadrícula escalada en lambda, la lista de

dispositivos MOS del layout, la ventana de navegación y la paleta de fondos.


EDIT

“Move step by step”: Utilizando ésta función se puede mover cualquier conjunto de

layers paso a paso. Cuando se hace clic sobre ésta función, y después se selecciona el

área a mover, se visualiza un cuadro que permite el movimiento del área en las cuatro

direcciones y en la cantidad de lambdas que se especifique.

“Flip and rotate”: Con ésta herramienta se refleja y se rota cualquier conjunto de layers

en el workspace. Situando el Mouse aquí se despliega otro submenú que indica las

reflexiones y dotaciones disponibles.

“Protect all”: Esta función permite que se bloqueen todos los layers del layout en uso.

Cuando un layout está bloqueado no puede borrarse, ni moverse ni copiarse. La función

complementaria se lista a continuación, “Unprotect all”.

“Generate”: Mediante ésta función, es posible generar cualquier tipo de dispositivo que

se pueda hacer con Microwind, esto incluye desde una simple caja de material, hasta

dispositivos MOS, resistencias, capacitancias, inductancias, contactos complejos, buses

de metal y diodos. Sobre cómo generar dispositivos en Microwind, se hablará con

profundidad más adelante.

“Virtual R, L or C”: Con ésta función se generan, como su nombre en inglés lo indica,

resistencias, inductancias, y capacitancias virtuales entre un nodo y tierra. Estos

dispositivos no están mostrados físicamente en el layout, pero en el momento de las

simulaciones, el programa asume real sus efectos. Con situar el Mouse aquí, se

despliega otro submenú para escoger la R, L o C a incluirse en el layout. Seguido de esto

se hace clic en el punto donde se va a ubicar el dispositivo, y por último se escoge el

valor del dispositivo en sus respectivas unidades.

“Duplicate XY”: Mediante esta función se multiplica un área seleccionada del layout

(selección mediante arrastre), tantas veces como se desee, horizontal (X) y verticalmente

(Y). Esta función es bastante útil cuando se necesita repetir celdas un número

determinado de veces, como es el caso de celdas lógicas RAM


SIMULATE

“Simulation on layout”: Mediante esta función se puede observar la circulación de

corrientes en el circuito en tiempo real. La intensidad de las corrientes son escaladas

mediante colores, siendo las zonas de color azul las de mayor circulación de corriente, y

las de rojo las de menor circulación.

“With/Without crosstalk”: En español: diafonía. Este es un efecto indeseado en buena

parte de los casos, que se produce en largas líneas situadas muy cerca unas con otras. La

proximidad de las interconexiones crea un efecto de acople que produce la diafonía entre

las líneas agresoras y las víctimas. El resultado de éste efecto se da más que todo,

mediante una resistencia parásita. Por defecto, en la simulación no se tiene en cuenta

éste efecto; pero haciendo clic en esta opción, se alterna la toma en cuenta o no de este

efecto parásito.

ANALYSIS

“Parametric analysis”: se utiliza ésta herramienta para mirar efectos de influencia de la

capacitancia del nodo sobre el comportamiento del circuito, así como la variación de

tensiones y corrientes con la temperatura y el análisis de Monte Carlo. Al hacer clic aquí

se abre una ventana dinámica donde se puede variar estos parámetros a un valor y paso

deseados. Al ejecutar el análisis se muestra una curva con las variables de interés.

PALETA DE FONDOS (LAYERS)

A continuación se muestra la paleta de fondos o layers de Microwind:


En la paleta de layers se encuentran los distintos materiales que se pueden utilizar en la

construcción de cualquier dispositivo en Microwind. El nombre del material que se

encuentra resaltado en rojo, es el del material que está activo. Por tanto si se tiene

activada la función “Draw box”, la caja dibujada será de ese material. La llave al lado de

cada material indica si está bloqueado o no. Si la llave está roja, el material está

bloqueado, si por el contrario está gris, se encuentra desbloqueado. A continuación se

dará una breve descripción de cada tipo de material:

Polysilicon: En español: Polisilicona, más exactamente dióxido de silicio (SiO2). Este

material es utilizado para construir las compuertas de los dispositivos MOS. También se

utiliza para construir resistencias y capacitancias. La polisilicona2 no es utilizada en las

puertas de dispositivos MOSFET, sin embargo es uno de los materiales más utilizados

para construir resistencias y capacitores en Microwind.

P+ diffusion: Es una región tipo P fuertemente contaminada, que constituye el drenador

y fuente del MOSFET tipo P, y la zona de sustrato del MOSFET tipo N.

N+ diffusion: Es una región tipo N fuertemente contaminada, con la cual se construye el

drenador y fuente del MOSFET tipo N, y la zona de sustrato del MOSFET tipo P.

N Well: Como su nombre en inglés lo indica, es un pozo tipo N sobre cual se construye

el MOSFET tipo P.


Contact: simboliza un contacto entre layers. Dos diferentes layers que se conecten

mediante un contacto, se transformarán en un solo nodo eléctrico. La corriente máxima

que puede pasar un contacto es de 1mA, por tanto, si se sabe que se va a trabajar con

circuitos donde circule una corriente más alta, es necesario hacer las uniones con más

contactos.

Metal (1 - 6): son diferentes tipos de metal (con diferente resistividad, inductancia por

unidad de longitud, etc.) que se utilizan para unir nodos eléctricos, y para hacer

capacitores.

Option layer: Cualquier cosa que esté dentro de un área demarcada por éste layer, podrá

ser sometida a cambios especiales, por ejemplo, la remoción de silicatos para aumentar

resistencia. Estas opciones se revisan en la ventana de navegación, en la pestaña

“Options”.

Los “contactos varios” son plantillas predeterminadas que contienen uniones de

metales-siliconas mediante contactos (ejemplo: entre metal1 y metal2, o entre poly2 y

metal5). Ahorran tiempo cuando se está trabajando con muchos tipos de material.

El botón de visibilidad en simulación, alterna la aparición o no del nodo seleccionado en

las pruebas de simulación del programa. Esta operación también se puede hacer desde la

ventana de navegación.

VENTANA DE NAVEGACIÓN DE MICROWIND

La gran importancia de ésta ventana radica en que brinda información detallada sobre las

propiedades eléctricas y la polarización de un nodo seleccionado del layout actual.

Además muestra listas de todos los dispositivos MOS del layout con los cuales esté

relacionado el nodo, realiza los cálculos de diafonía (crosstalk) y permite hacer los

ajustes que puedan ser habilitados por el Option layer. Se accede a esta ventana

utilizando la función “View electrical node” o simplemente haciendo doble clic sobre

cualquier nodo del layout. A continuación se mostrará la visualización de la ventana de

navegación y sus características más importantes:


PESTAÑA PROPIEDADES (PROPS)

En ésta pestaña se muestran las propiedades

eléctricas del nodo seleccionado. Son dispuestos en

orden descendente: el nombre del nodo, sus

propiedades de polarización (Vdd, Vss, sinus,

variable, etc), su visualización o no en la simulación

(desde aquí también se puede cambiar ésta

condición), y las propiedades pasivas del nodo

(capacitancia entre nodo y tierra, resistencia, ancho e

inductancia). En el cuadro inferior de texto se

muestran con más detalle estas propiedades.

PESTAÑA CROSSTALK (CTLK)

Mostremos cómo se realiza el cálculo de diafonía mediante un ejemplo sencillo.

Construimos un condensador cualquiera, para este caso de material poly/poly2:

Aquí precisamente es favorable la

aparición del fenómeno de diafonía,

pues el acople entre éstas placas grandes

de material favorece la aparición de

capacitancias entre ellas. Al hacer clic

sobre cualquier nodo de este

condensador y visualizar la ventana

navegación, hacemos clic en la pestaña

ctlk y hacer clic en Compute aparecerá

entonces:


La medida del efecto de diafonía para cada uno de los nodos del layout se ve reflejada en

la escala de colores de efecto crosstalk de la pestaña y por una tensión y porcentaje para

cada nodo en el cuadro de texto inferior. La escala de colores puede ser cambiada por el

usuario mediante los botones de zoom. En un nodo donde no se presente este efecto, éste

será resaltado en color negro. Posteriormente a un cálculo del efecto de diafonía, su

capacitancia resultante será tomada en cuenta en las simulaciones.

PESTAÑA DISPOSITIVOS (DEVICE): Esta ventana muestra todos los dispositivos

MOS a los cuales está conectado el nodo seleccionado, con su tipo, ancho y largo de

canal. También puede escogerse si se muestran o no todos los transistores MOS del

layout actual, y se puede generar desde aquí el netlist de SPICE.

PESTAÑA OPCIONES (OPTIONS): Esta ventana permite escoger opciones de Option

layer, como la clase de dispositivo MOS (Baja carga (Low leakage), Alta velocidad

(High speed) y alta tensión (High voltaje)). Además permite quitar el material Salicide

para aumentar la resistencia, lo cual es muy útil en la construcción de resistores.


GENERACIÓN AUTOMATICA DE DISPOSITIVOS EN MICROWIND

Microwind cuenta con plantillas predeterminadas de layout para diferentes dispositivos

análogos. En ocasiones, se ahorran mucho tiempo construyendo configuraciones

recurriendo a estas plantillas en vez de hacer elemento por elemento manualmente.

A continuación se muestra la ventana de generación de dispositivos (Layout generator)

de Microwind, para los dispositivos realizables más utilizados:

TRANSISTORES MOS

La ventana de generación de

transistores MOSFET pregunta al

usuario el ancho (W) y largo (L)

del canal del transistor, así como

su equipo (N, P o doble

compuerta). Brinda además la

opción de escalamiento en

micrómetros o en unidades

Lambda.

Además se brinda la opción de añadir polarización al transistor que se quiere generar; y

de crear múltiples canales (es decir, múltiples transistores acoplados fuente-dren para

construir MOSFET de canal ancho).

RESISTORES

Para generación de un resistor es

necesario escoger el tipo de

material, la división en partes

horizontales, el ancho de resistor,

el poner o no contactos al final del

elemento, insertar o no el símbolo

de resistencia, y obviamente el

valor de resistencia en Ohmios.


Importante:

Existe un problema con ésta clase de resistencias hechas en Microwind. Si se crea una

resistencia en un layout, y después se convierte en netlist de SPICE, puede darse uno

cuenta de que la resistencia creada pertenece toda a un mismo nodo eléctrico. Esto quiere

decir que se está creando una resistencia entre un mismo nodo, y obviamente, una

resistencia que no existe. Éste problema será ilustrado a profundidad con un ejemplo

práctico más adelante.

CAPACITORES

(Esta opción es exclusiva de

Microwind 3)

Para la generación de un capacitor

se debe ingresar al programa el

tipo de material del capacitor y el

valor en pico-Faradios de la

capacitancia de este.

El uso de capacitores en Microwind tiene la limitación de que estos dispositivos utilizan

mucha área en la pastilla de silicio comparado con el resto de dispositivos, por tanto no

es conveniente hacer capacitores que sobrepasen cierto valor en su capacitancia. (Más o

menos unos 100 pF)

INDUCTORES

Al generar un inductor es

necesario ingresar las vueltas,

ancho, espaciamiento y radio

menor del inductor, así como el

material del cual estará hecho el

inductor. También puede

escogerse si se insertan o no los

símbolos de resistencia y

capacitancia serie del dispositivo.


Los inductores también presentan el problema del gran espacio que utilizan en el chip de

silicio, lo cual limita su utilización.

CONTACTOS

Al generar contactos, debe

ingresarse el tipo de contacto, más

la repetición del mismo horizontal

(rows) y verticalmente (columns)

DIODOS

Se genera un diodo (exclusivo de

Microwind3), ingresando el tipo

de diodo (P+/Nwell ó N+/P-sub),

el número de contactos

horizontales y verticales, y la

polarización local.

CONSTRUCCIÓN MANUAL DE LAYOUT DE UN DISPOSITIVO MOS

Para realizar manualmente el dibujo del diseño de un dispositivo MOS y simular su

comportamiento, podemos usar fácilmente microwind de la siguiente manera:

Para crear un MOS canal N:

Debe realizarse antes una observación sobre el dibujo en el layout, el fondo (negro por

defecto) representa un sustrato de un MOS canal n, es decir una difusión p.


1. En la paleta de layers, escoja el material polysilicon1 (con este material se construye

la compuerta del transistor). Fije la primera esquina del cuadro con el Mouse.

Manteniendo presionado el Mouse, muévalo a la esquina opuesta del cuadro. Ha sido

creado un cuadro en capa de polysilicon mediante un arrastre de Mouse. El ancho del

cuadro no debe ser inferior a 2 lambda., que es el ancho mínimo del cuadro.

En este caso hemos realizado, para

un lambda de 0.050um, un cuadro

de 3 por 23 lambda (0.150 X 1.150

um). Se entiende que el lado más

corto del rectángulo formado va a

ser la longitud del canal (se mide

horizontalmente) del transistor a

crear, en éste caso L= 3λ =

0.150um. El material y el área real

en (um) de cualquier caja dibujada

sobre el workspace (fondo negro o

sustrato P) de Microwind serán

mostrados en la barra de resultados.

2. Cambie la capa actual a difusión n, haciendo clic sobre el botón de difusión n en la

paleta, asegúrese que el material escogido (esto se refiere a que se encuentre

resaltado en color rojo sobre la paleta) sea ahora la difusión n+ (Alto dopaje, “N+

diffusion”). Dibuje un cuadro de difusión n+, este cuadro queda representado por un

color verde. La intersección entre el polysilicon y la difusión n+ crea el canal del

dispositivo MOS. Para este ejemplo, si queremos un transistor con un canal de

W=19λ (medido verticalmente) y L=3λ, dibujamos un cuadro que cumpla con la

condición de ancho, y preferiblemente simétrico a lado y lado del canal:


Debe observarse en este momento el orden en el que se van dibujando las capas actuales

(primero el polysilicon, que representa la compuerta del dispositivo, luego la difusión de

alto dopaje que posiblemente son la fuente y el dren del dispositivo, ya que el dispositivo

es simétrico, entonces se debe tener una vaga idea de cómo es el proceso de construcción

en estos momentos)

3) Para asignar los contactos, debe tenerse en cuenta que deben tener dimensiones

mínimas, y que deben distribuirse de modo que quede el máximo número de

contactos distribuidos en sus distancias mínimas en la difusión N que se tenga.

Recordando lo anterior procedemos a escoger en la paleta el layer “contact”,

distribuirlos en su tamaño y separación mínima, y cubrirlos con el layer “metal1”.

El resultado es el siguiente:


Como vemos que en este caso el área de la difusión N permite poner dos contactos en

vez de 1 a cada lado del canal, por eso utilizamos el número máximo permitido. Hasta

este punto sólo faltaría colocar el contacto de compuerta, para completar el dispositivo

MOS de canal N.

Algunos diseñadores optan por diferenciar entre drenador y fuente, poniendo al lado de

una de las dos difusiones N una difusión P e interconectarlas mediante contactos y metal.

Esta difusión P simboliza entonces la terminal del cuerpo conectado a la fuente. El

layout resultante es:

En realidad, hacer esta modificación no

influye demasiado en el comportamiento del

dispositivo, por tanto no es obligatoria.


Para crear un MOS canal P:

Para crear un dispositivo MOS de canal P, deben seguirse esencialmente los mismos

pasos de construcción para su análogo de canal N; sólo deben tenerse en cuenta estas

diferencias:

- El transistor MOS de canal P, debe ser construido sobre una región N especialmente

creada, llamada “N well”, o pozo N. esta área debe ser más grande que el transistor a

crear, el archivo de reglas determina qué tan grande debe ser.

- Las regiones de difusión para drenador y fuente, son de tipo P (“P+ diffusion”). Si se

quiere hacer una región de cuerpo, esta debe ser de difusión N. El layout de un

transistor MOS tipo P es el siguiente:

Visualización del aspecto vertical de proceso del MOS

Para ver un aspecto vertical del MOS (en este caso tipo N), debe hacerse clic sobre el

icono que permite tener acceso al proceso de simulación (comando

>>”SIMULATE”>>”Process Section in 2D” en el menú principal) la sección

transversal es tomada haciendo clic con el Mouse en un primer punto y soltándolo en un

segundo punto (haciendo un arrastre). Se mostrará la siguiente ventana:


La sección transversal debe mostrar tres nodos, la puerta (de color rojo), la difusión

izquierda es la fuente (verde) y la derecha el dren (color verde) sobre un sustrato de color

gris. Al lado de la fuente se encuentra la difusión P en que simboliza el terminal de

cuerpo de transistor. Un oxido débil o tenue, llamado oxido de la puerta, separa el

terminal de puerta. Varios pasos de oxidación llevan a amontonar el oxido sobre la

superficie de la puerta. Sobre todo esto está el metal de los contactos.

Ejemplo de corrección de errores de diseño

Pueden verificarse las reglas de diseño en todo momento, que son las medidas mínimas

según la tecnología de fabricación, haciendo clic sobre el icono “Design Rule Checker”

en la barra aplicaciones. Como seguramente habrá errores de diseño para el layout que

llevamos construido hasta ahora, lo único que falta entonces es corregir estos errores en

el diseño de acuerdo al archivo de reglas. A continuación se dará un breve ejemplo de

corrección de diseño, para esto hemos generado un layout que contiene los errores mas

comunes:

Al acceder a la función “Design Rule Checker” nos encontramos con varios errores de

diseño, para un archivo de reglas cualquiera:

Figura A


Aquí (Figura A) sólo basta con alargar la longitud del polisilicio sobrante de la difusión

N en 2λ. Al hacerlo mediante la función Stretch para ambos lados del canal y verificar de

nuevo nos encontramos con otro error (Figura B):

Mediante la función

move, alejamos los

contactos a la distancia

adecuada, en éste caso,

4λ. Volviendo a verificar

el diseño nos

encontramos con lo

siguiente (Figura C):

Figura B

Mediante la función

Stretch, corregimos la

distancia circundante de

la difusión N a los

contactos, que para este

archivo de reglas es de

4λ. Al volver a verificar

el diseño, nos damos

cuenta que ya no hay

más errores, por tanto

nuestro dispositivo MOS

de canal N es el

siguiente. (Ver figura D)

Figura C

Como ya no hay más errores en el diseño, se mostrará un mensaje de felicitación, más la

memoria usada hasta el momento por el layout.


La manera como se corrigen éstos

defectos de distancias mínimas es la

misma para toda clase de

dispositivos e interconexiones.

Figura D

OTRAS CONSIDERACIONES Y EJEMPLOS PARA CORRECCIÓN Y

OPTIMIZACIÓN

Número y distribución de contactos

Si comparamos estos dos layouts para un transistor MOS canal N:


Llegaremos a la conclusión de que los contactos del dispositivo de la izquierda pueden

ser dañados por las limitaciones de corriente de los contactos. La forma correcta de

distribuir contactos es la mostrada en el dispositivo de la derecha, donde la corriente es

compartida por los contactos.

Construcción de transistores con canal muy ancho

Observemos estos tres layouts para transistores MOS de canal ancho:

El diseño del transistor de la

izquierda es muy malo. Es

extremadamente largo(en cuanto a

dimensiones verticales se refiere),

por tanto, aparte de aumentar los

efectos de diafonía, es fastidioso

de visualizar e implementar. Dos

soluciones para éste problema son,

implementar puertas en paralelo,

muy fácil de entender (diseño de

la mitad), y la configuración en

anillo (diseño de la derecha),

donde la longitud del anillo

constituye el ancho del canal, y se

escoge como drenador el terminal

interno y como fuente el terminal

externo.

Nota:

Otra manera de construir un dispositivo MOS, un camino más seguro, es usar el

generador de layout. Sin embargo, esto no siempre es lo mejor, pues los layouts

generados por esta herramienta no siempre cumplen con las reglas de diseño que se

desean. La construcción manual o automática de dispositivos MOS, así como los de


cualquier otro tipo, dependen de la experiencia del diseñador y las particularidades de

layout a diseñar.

CONSTRUCCIÓN MANUAL DE LAYOUT PARA OTRAS CELDAS ANÁLOGAS

LAYOUT PARA RESISTENCIAS

Una resistencia puede ser implementada usando diferentes materiales. La tabla 1 ofrece

un listado de los valores típicos de la resistencia laminar (sheet Resistance en ohmios por

cuadro), la tolerancia y los coeficientes de temperatura para los materiales mas usados, a

saber: polysilicon, difusión y pozo.

Tabla 1

Para resistencias pequeñas, pueden ser usados segmentos rectos, y el valor de la

resistencia puede ser calculado como:

R= Rsh L/W= pL/tW p=1/(quND) (1)

Donde L, W, t, Rsh., y p son la longitud (medida horizontalmente), ancho (medida

verticalmente), espesor (esto porque lo que se muestra en el workspace es la capa

superior, debe entenderse que el proceso es en tres dimensiones y tiene un espesor o

profundidad, puede medirse al realizarse un corte vertical del segmento), resistencia

laminar y resistividad laminar del segmento, respectivamente.

Para resistencias con valores grandes, una estructura en forma de serpiente como muestra

la figura 1 debe ser usada.


Figura 1 estructura en forma de serpiente para lograr resistencias grandes

Squares = cuadritos

En este caso cada esquina puede ser aproximada de 0.5 a 0.55 cuadros y

Cada contacto contribuye 0.14 cuadros.

Para calcular el valor de la resistencia mostrada en la figura 1, debemos calcular la

cantidad de cuadros presentes en el layout:

6 lados aportan 4 cuadros

5 lados aportan 1 cuadro ( se refieren al intermedio de las esquinas)

Los contactos aportan 0.14 cuadros cada uno

Las esquinas aportan 0.55 cuadros cada una, hay 10 esquinas

Para un total de (6 x 4 + 5 + 5 x 2 x 0.55 + 2 x 0.14) = 34.78 cuadritos, dependiendo del

material que se usó se calcula la resistencia de acuerdo a la resistencia laminar del

material (ohmios/cuadro) y al espesor del segmento (t).

Las esquinas redondas contribuyen con más resistencia y puede ser mejor aproximadas

que las esquinas cuadradas.

Típicamente la variación en la resistencia laminar es muy pequeña, y L>> W. de la

ecuación (1) el error en el valor absoluto de la resistencia puede ser obtenido como:

R/R R/R L/L W/W (2)

Para un proceso dado delta (W) es fijo, y como resultado el error de la resistencia pude

ser minimizado maximizando el ancho W.


LAYOUT PARA CAPACITORES

En un circuito integrado las capacitancias pueden ser fácilmente obtenidas usando placas

paralelas de alguno de dos diferentes capas, colocando una sobre otra, de esta manera la

capa dieléctrica será oxido de silicio. La tabla 2 ofrece un listado de las capacitancias

típicas por unidad de área, ambas con su tolerancia para diferentes estructuras en

procesos CMOS de 0.8 um.

Frinding edge = efecto de borde

Es importante observar que la capacitancia usada en la puerta del MOS sobre el espesor

del oxido, puede ser usada para lograr una gran capacitancia por unidad de área .sin

embargo, estas capacitancias en general son altamente dependientes del punto de

polarización lo que resulta en algo complicado y molesto.


Nótese también que la capacitancia de borde puede resultar bastante significativa y

puede ser utilizada para alcanzar el valor requerido de capacitancia.

La estructura más popular con un gran valor de capacitancia por unidad de área puede

ser obtenida con una de las capas, o ambas, siendo polysilicon.

La tabla 3 muestra los valores típicos de capacitancias, las tolerancias, temperatura y

coeficientes de voltaje para varios tipos de estructuras.

Tabla 3

Capacitance / area = Cox

El valor de la capacitancia, para un capacitor de placas paralelas, puede ser obtenido por:

C =Eox A / tox = Cox WL

Donde A, W, L, Cox, y Eox son el área de la placa, el ancho, la longitud, el espesor del

dieléctrico y la constante dieléctrica del capacitor respectivamente.

Para lograr una gran capacitancia por unidad de área y conservar el área total, es común

usar muchos capacitores tipo sándwich y conectarlos luego en paralelo (ver figura 2)

Figura 2


Note que la capacitancia total es la suma de las capacitancias individuales. Un problema

grande son las capacitancias parásitas entre el poly y el sustrato, inevitablemente existe y

puede afectar el desempeño del circuito. Como comparación, las capacitancias totales

típicas, junto con la parasita se muestra en la tabla 4.

Tabla 4

Designed capacitance = capacitancia diseñada en el layout

Parasitic capacitance= capacitancias parasitas presentes en el layout

Ratio = relación entre las dos capacitancias

El error absoluto en el valor de la capacitancia puede ser obtenido como:

C/CCS/CS L/LW/W (2)

Típicamente el error debido al efecto de borde (over-etching) es el mismo para ambos

lados

L/L W/W

Esto se traduce en que la capacitancia de error debida a la impresión es proporcional al

perímetro y al área del capacitor.

Como resultado el error en la capacitancia se reduce si las dimensiones son escogidas al

mínimo, el perímetro sin embargo guarda la misma área. Esto sugiere que una estructura

cuadrada podría lograr un error mínimo para un capacitor dado.

Conociendo cómo se genera el layout de una resistencia y de un capacitor, es posible

mejorar las propiedades cuando se quiere generar varios dispositivos pasivos.


MINIMIZACION DE ERRORES

Cuando se realiza el correspondiente layout de un circuito en general, pueden surgir

capacitancias y resistencias parasitas, además de otros factores que influyen para que el

circuito opere de manera indeseada. Esto se mencionará mas adelante.

Un layout es la especificación física y las interconexiones entre todos los dispositivos

(En Microwind descritos como layers o capas) de un circuito. De esta manera un layout

es usado para generar todas las mascaras de capas usadas para la fabricación de un chip.

Cuando se está generando un layout, se debe estar consciente que se desea simular el

comportamiento real del circuito, entonces hay que tener en cuenta diferentes aspectos:

LAYOUT PARA CIRCUITOS DIGITALES

Un layout para circuitos digitales tiene las siguientes características:

usualmente muchos transistores.

muchos transistores requieren tamaño mínimo (para mayor velocidad de

procesamiento).

se les asocia un retardo mínimo.

se enfoca en interconexiones entre módulos.

LAYOUT PARA CIRCUITOS ANALOGICOS

Un layout para circuitos analógicos tiene las siguientes características:

usualmente pocos transistores.

pocos transistores de tamaño mínimo.

Minimiza desniveles.

Se enfoca en optimizar dispositivos individuales.

Para lograr que este comportamiento de diseño realmente se logre, es necesario seguir

algunas recomendaciones en la implementación del layout:


1. Controlar la geometría para evitar incertidumbres en los cálculos. (Por ejemplo,

cuando se calcula la resistencia de un segmento por las relaciones dadas

anteriormente, existe una incertidumbre en el final de la resistencia. (efecto mostrado

en la figura 5)

Figura 5

La solución al anterior problema es doblar la resistencia en los puntos de

incertidumbre y controlarla a través de capas de baja resistividad, como se muestra

en la figura 6

Figura 6

Los cálculos son más precisos si se evitan utilizar medidas mínimas

Un buen diseño del circuito, maximiza la confianza en los valores absolutos de los

componentes.

2. La precisión se mejora si los dispositivos se emparejan (tienden a ser iguales)

Los dispositivos son los mismos debido a que se puede emparejar la precisión:

R/R~ 0.1% Is/Is~ 1–10%


C/C~ 0.1%

Es decir emparejar las relaciones e incertidumbre.

Para características del circuito que dependen de relaciones entre valores de los

componentes (ej. Ganancia):

Emparejamiento preciso características aproximadas

Para mejorar el emparejamiento de los dispositivos deben diseñarse con las

siguientes características:

Misma temperatura…………………………………..espaciamiento mínimo

Geometrías de centroide común……………………..idéntica forma y tamaño

Misma orientación…………………………………...mismo ambiente

Evitar mínimos tamaños

Adicionalmente, pueden usarse las siguientes técnicas:

Minimizar las resistencias parasitas usando la mínima cantidad de contactos posibles.

Usar múltiples contactos pequeños en vez de un solo contacto largo, para reducir la

curvatura de la superficie del metal y esto reduce el riesgo de micro fractura.

Usar estructuras acopladas para realizar transistores largos

PARA MINIMIZAR RUIDO

Maximizar la separación entre las líneas análogas y digitales.

Múltiple alimentación y tierras en los pines de alimentación de layouts digitales

cuando sea posible; de no ser posible, las conexiones deben ser estrechas y rellenas

lo mejor posible.

Usar guardas contra riesgo de aislamiento

Usar wells para aislamiento, escudo y capacitores de derivación para los voltajes de

alimentación.

Usar líneas de metal con inclinación constante entre interconexiones de líneas.


INCLUSIÓN DE POLARIZACIÓN EN UN LAYOUT DE MICROWIND

El objetivo de construir un layout en Microwind, es construir un circuito integrado que

se ajuste a especificaciones de comportamiento de tensiones, corrientes, respuesta en

frecuencia, etc. que se requieran. De nada nos sirve entonces diseñar cualquier

configuración si no se le agrega la polarización adecuada para que esta funcione.

Microwind cuenta con adecuadas fuentes de polarización para cualquier diseño

dependiendo de la tecnología de fabricación escogida.

Cuando se desee ingresar una fuente de polarización en cualquier nodo del layout, en la

paleta puede escogerse cualquiera de los botones de fuentes de polarización que en ella

se encuentran. Seguido de esto se hace clic en un punto perteneciente al nodo al cual se

le va a aplicar la polarización. Dependiendo de la clase de polarización escogida, se

abrirá la siguiente ventana:

FUENTES DE TENSIÓN CONTÍNUA (DC SUPPLY)

Esta ventana muestra las opciones

de polarización para fuentes de

tensión continua. Para la

tecnología en uso, los valores de

VDDH (fuente de alta tensión),

VDD (fuente de tensión), y VDD

2/2 (fuente de baja tensión), son

cambiantes pueden ajustarse en

archivo de reglas.

Para esta y las demás clases de polarización, puede ingresarse un nombre personalizado

para la fuente y decidir si el nodo es o no visible en las simulaciones.

Importante:

En la versión 3 de Microwind, es permitido al usuario ingresar un valor libre positivo de

nivel de tensión en el campo “DC Voltage Level (V)”; mientras que la versión 2 sólo

permite asignar los valores predeterminados de acuerdo a la tecnología.


RELOJ (CLOCK)

Para generar un reloj o tren de

impulsos en un nodo, se debe

asignar los niveles bajo y alto del

reloj, así como su tiempo en nivel

bajo (tl), su tiempo en nivel alto

(th), y sus tiempos de

levantamiento (tr) y caída (tf).

Aparte de estos campos existen botones automáticos (Faster y Slower) que aceleran o

ralentizan el reloj a asignar en un factor de 2. El botón Last Clock invierte el último reloj

ajustado.

PULSO (PULSE)

Para incluir un pulso unitario (que

no se repite en el tiempo), se debe

asignar el tipo de pulso (positivo o

negativo), y los niveles bajo y alto

del pulso, así como el tiempo

inicial (ts), el tiempo de

levantamiento (tr), el tiempo del

pulso (t), y el tiempo de caída.

Los botones Larger y Shorter alargan o acortan la duración del pulso, respectivamente.

El botón Last Clock invierte el último pulso ajustado.


FUNCION SENOIDAL (SINUS)

Los parámetros a ingresar para

generar una función senoidal son

su amplitud en (V), su frecuencia

en (MHz), su nivel de tensión de

continua u offset en (V) y un

incremento en la frecuencia de la

onda si se desea.

Los botones Slower y Faster cumplen con funciones análogas para reloj y pulso. Se

puede activar la aparición de ruido en la señal con el botón Add noise, y después

especificar el valor promedio del ruido en (mV).

SECUENCIA LOGICA DE PULSOS (PWL)

Una secuencia lógica de pulsos

(propia de Microwind3) es una

sucesión libre de niveles lógicos

alto y bajo que se distribuyen

equitativamente o no en un tiempo

determinado.

Los parámetros a ingresar para

crear una secuencia de éste tipo son los niveles alto y bajo de la sucesión, y la secuencia

de niveles de esta que se ingresa a la tabla haciendo clic en el botón Insert. Por defecto,

los tiempos de duración de cada nivel son iguales, pero el diseñador puede cambiar estos

tiempos a su conveniencia.


FUNCIÓN MATEMATICA f(t) (MATH) --------------------- (Sólo en Microwind 3)

Mediante esta útil función, se

puede polarizar un nodo con

cualquier función matemática

constante o variante en el tiempo.

Sólo hay que ingresar la ecuación

con la cual se desea polarizar el

nodo y hacer clic en Assign.

TIERRA (GROUND): Como su nombre lo indica, con esta función sólo se está

agregando a un nodo una polarización de 0 (V). El nodo aterrizado queda marcado

como Vss por defecto.

VARIABLE: Esta función se utiliza solamente para agregar un nombre a un nodo

que no se encuentre conectado a ninguna fuente de polarización, y decidir si se verá o

no en las simulaciones.

SIMULACIONES EN MICROWIND

Simulación de características de dispositivos MOS

Se accede a esta utilidad de Microwind presionando el botón “Simulate MOS

characteristics” en la barra utilidades, o mediante el comando Simulate MOS

characteristics. Después de seleccionar el polysilicon de canal (o nodo de compuerta)

del transistor seleccionado en el layout, se abrirá la siguiente ventana:


En ella se muestran las curvas de comportamiento de Id contra Vds, para varios valores

de Vgs escalados a un paso determinado. La ventana presenta una lista de todos los

parámetros que se pueden variar según el modelo de transistor (Level1, level3 y BSIM4),

y también se puede variar la temperatura a la cual se ejecuta la simulación y añadir

obligar efectos del cuerpo. Una utilidad importante de esta ventana es que también se

puede obtener una gráfica del comportamiento de transistores, si designa un largo y

ancho de canal diferentes en el campo “MOS Size” (Tamaño MOS).

En la gráfica de Id contra Vgs se presenta la influencia del efecto cuerpo sobre su

comportamiento a una tensión Vds determinada.


En esta ventana se varía la tensión Vb hasta un valor determinado a un paso escogido. Se

puede apreciar que la corriente disminuye a medida que se hace más negativo el voltaje

Vb.

En la ventana de Tensión de umbral (Treshold voltaje) se visualiza el efecto cuerpo sobre

la tensión umbral:

Se observa que al hacer más negativo el voltaje Vb, el umbral para el funcionamiento del

transistor aumenta.

En la ventana de capacitancias, se muestra la variación de las capacitancias internas del

transistor conforme varía Vds, a una tensión Vgs fija.


Simulación del comportamiento de circuito

Cuando se tiene un layout con polarización y se desea analizar el comportamiento de este

en tiempo y frecuencia, Microwind pone al alcance del diseñador una herramienta de

simulación de circuito. A ella se accede mediante el botón “Run simulation” o mediante

el comando Simulate Run simulation. Esta ventana dinámica permite observar

ganancias de circuito, comportamientos lógicos y anchos de banda, y con base a estos

comportamientos, corregir los errores de diseño que se puedan estar presentando.

Supongamos que, por ejemplo, tenemos un amplificador diferencial cualquiera y se

quiere observar la ganancia. Al acceder a la función de simulación de circuito se

visualiza la siguiente ventana:

Aquí se observa el comportamiento del tiempo de la señal en el nodo de salida

comparado con las entradas, que para este caso son los nodos visibles en la simulación.

Al no ser apreciables en la gráfica las entradas contra la salida, sabemos que la salida es

más grande que las entradas. Como se marcó la casilla de verificación “Min/Max/Av”,

son mostrados para el nodo de salida sus valores máximo y mínimo. Como la entrada en

este caso es de Vd = 20mV y la amplitud de la salida es mostrada como dV = 0.564V,

Podemos obtener Av = dV/Vd = 28.2[V/V].


La ventana dinámica muestra además para todos los tipos de simulación, funciones para

la escala de tiempo “Time Scale”, y el paso utilizado, así como para graficar la

Transformada Rápida de Fourier (“FFT”), que despliega la siguiente ventana:

Esta gráfica muestra los

armónicos y la respuesta en

frecuencia de estado estable

para el nodo de salida de

nuestro circuito de ejemplo.

La pantalla de tensiones y corrientes (“Voltages and currents”) muestra el

comportamiento de estas cantidades y su interrelación.

Aquí se puede escoger las

corrientes disponibles para

graficar y su escala, la

evaluación de máximos,

mínimos y ganancia, al

igual que la escala de

tiempo y el paso utilizado.

Por su parte, la ventana de tensiones contra tensiones, (“Voltaje vs Voltage”) se utiliza

para construir curvas de transferencia de tensión y así establecer regiones lineales de

amplificación y puntos de operación.


La ventana de frecuencia contra tiempo (“Frequency vs time”) se utiliza para observar

las variaciones en frecuencia de un nodo específico del layout conforme existan

perturbaciones temporales en las señales del circuito. A continuación se muestra un

ejemplo de visualización de esta ventana:

Esta ventana es muy útil

para llegar cualquier

frecuencia de señal en

cualquier nodo del layout

actual, así como para mirar

variaciones en la

frecuencia de la señal de

interés.

Mediciones manuales

En todas las ventanas de simulación se puede hacer arrastres para medir diferencias de

magnitud de tensiones y corrientes, al igual que diferencias de tiempo y frecuencia. Por

ejemplo, si se desea calcular el periodo de una señal cualquiera en una simulación, basta

con hacer un simple arrastre de Mouse entre los puntos adecuados (en este caso sobre

una longitud de onda) de la señal a medir, se obtiene:


La distancia entre picos sucesivos de esta

señal senoidal (marcada como línea punteada)

arroja el periodo y la frecuencia de la onda de

interés.

Ventajas y desventajas de las herramientas de simulación en Microwind

Aunque Microwind ofrece una herramienta poderosa de simulación, sobre todo por la

función de simulación de comportamiento de dispositivos MOS y el dinamismo de las

ventanas; en un buen número de casos es más apropiado realizar las tareas de simulación

en otra herramienta que permita, por ejemplo, realizar un mejor escalamiento de las

señales, incluir más formas de onda en un mismo plot y realizar operaciones entre

señales, como es el caso de SPICE. Es ésta una de las principales razones por la cual

Microwind permite la conversión de un layout a netlist de SPICE.

UTILIZACIÓN DE TECNOLOGÍAS, REGLAS DE DISTANCIAS MÍNIMAS Y

ARCHIVOS DE REGLAS DE MICROWIND

Evolución en el tiempo de las tecnologías de fabricación de IC’s

Ya se ha hablado anteriormente sobre reglas de diseño de acuerdo a tecnologías de

construcción, y sobre archivos de reglas (.RUL). Las tecnologías de fabricación de IC’s

son un conjunto de reglas geométricas, químicas, eléctricas, etc. que forman estándares

para fabricación de circuitos integrados. Estas tecnologías han tenido una evolución en el

tiempo de acuerdo al avance de la ciencia de los semiconductores, que ha permitido

aumentar la escala de integración de dispositivos, y por tanto aumentar la rapidez y

disminuir las pérdidas de energía en los circuitos integrados. A continuación se muestra

una gráfica donde se muestra el avance incontenible en términos de litografía (que es el

conjunto de disposiciones más pequeñas que se pueden lograr en la construcción de un

IC) en los campos industriales y de investigación que se han dado en los últimos 25 años

y una proyección hacia el futuro cercano:


Desde 1995, cuando se introdujo la escala de integración deep submicron al crearse

litografía más pequeña que 0.3um, hubo una explosión en términos de desarrollo de

tecnologías de fabricación de IC en producción masiva; los productos Pentium I y II son

resultados del trabajo que se realizó entre los años 1995 hasta 2001, año donde aparece la

escala ultra deep submicron, que incluyó tecnologías que manejaban litografía por

debajo de los 0.1um. En el 2004 aparece la escala nano de integración, con la tecnología

de fabricación CMOS de 90nm. Se estima que entre los años 2010 a 2013, se llegue a

una escala de integración deep nano, que incluya tecnologías entre los 22um y 32 um. Si

hablamos de la línea de investigación, ésta se mueve aproximadamente unos cinco años

más adelante que la línea de producción masiva de IC’s.

Tecnologías de fabricación en Microwind

El software Microwind es capaz de manejar múltiples tecnologías. La versión 2

manejador respecto la tecnología CMOS de 0.35um, mientras que la versión 3 maneja

por defecto la tecnología de proceso CMOS de 0.12um, 6-metal. Sin embargo, las

tecnologías del trabajo pueden ser cambiadas según lo quiera el diseñador, cambiando


las reglas de diseño. Estas reglas consisten en distancias mínimas entre capas, y las

propiedades de estas. También pueden cambiarse los parámetros para cada uno de los

modelos de representación de transistores con los cuales trabaja el programa. Microwind

posee archivos de reglas predeterminados para varias tecnologías de fabricación.

Unidades Lambda

Microwind trabaja en unidades de cuadrícula dadas en lambda, no en unidades de

longitud, por tanto, cualquier layout puede ser simulado en cualquier tecnología. El valor

de lambda para cada tecnología es la mitad del largo del canal de un dispositivo MOS.

La siguiente tabla muestra la correspondencia entre el valor de lambda y el largo del

canal para cada tecnología disponible en el paquete de instalación del software:

Reglas de diseño

A continuación se muestra la referencia y significado de las reglas de diseño contenidas

en un archivo .RUL, acompañado de algunas gráficas útiles:

Reglas para pozo (Well)

r101: tamaño mínimo del pozo

r102: distancia entre pozos


r110: área mínima de pozo

Reglas para difusiones (diffusion)

r201: ancho mínimo difusiones

r202: entre 2 difusiones N y P

r203: pozo sobresaliente a difusión P

r204: entre difusión N y pozo

r205: borde del pozo después de polarización N

r206: entre polarizaciones N y P

r207: borde de pozo después de polarización P

r210: área mínima de difusión

Reglas para polysilicon

r301: ancho de polysilicon

r302: puerta de polysilicon en difusión

r303: puerta de polysilicon en difusión

para MOS de alta tensión

r304: entre dos cajas de polysilicon

r305: polysilicon contra otra difusión

r306: difusión después de polysilicon

r307: extra puerta después de polysilicon

r310: superficie mínima

Reglas para polysilicon2

r311: ancho de polysilicon2

r312: puerta de polysilicon2 en difusión

r320: superficie mínima de polysilicon2


Reglas MOS

rOpt: borde de capa de “opción” sobre

Difusiones N y P

Reglas para contactos

r401: ancho del contacto

r402: entre dos contactos

r403: difusión extra sobre contacto

r404: polysilicon extra sobre contacto

r405: metal extra sobre contacto

r406: entre contacto y puerta

r407: polysilicon2 extra sobre contacto

Reglas para metal1

r501: ancho metal

r502: entre dos cajas de metal

r503: superficie mínima

Vía

r601: ancho de vía

r602: entre dos vías

r603: entre vía y contacto

r604: metal extra sobre vía

r605: metal2 extra sobre vía


Las reglas para los metales 2 al 6 y sus respectivas vías tienen referencias y significados

semejantes. Todas las reglas anteriores deben especificarse en unidades de lambda.

Algunas de las reglas más comunes

Otras reglas son anexadas en los papers, estas fueron presentadas para tener una idea

general de las mismas.


Modelos de dispositivos MOS

Microwind dispone de tres modelos para caracterizar y simular los dispositivos MOS:

Modelo de nivel 1

Para la evaluación de Id en función de Vgs y Vds en un transistor MOS, puede usarse

este viejo pero muy útil modelo de representación:

Las condiciones y ecuaciones para los tres estados del dispositivo se listan a

continuación (por supuesto, deben tenerse en cuenta las polaridades para cada tipo de

transistor):

Donde ε0= 8.55e-12 es la permitividad eléctrica del vacío.

εr= permitividad relativa del medio, 3.9 en el caso del SiO2

Ahora se muestra la lista de parámetros utilizados por Microwind en este modelo:

Modelo experimental de nivel 3


Este modelo calcula Id en función de Vgs y Vds de una manera muy cercana a las

ecuaciones del modelo de nivel 3 utilizado en la herramienta SPICE. Al mirar el

comportamiento para un mismo transistor utilizando los modelos de nivel 1 y 3, nos

damos cuenta que en la zona de saturación hay un tratamiento en el valor de corriente Id.

Esto debido a la introducción de la cantidad Vsat, que es una tensión de saturación en la

cual la corriente se estanca y no llega a los niveles mostrados en las simulaciones del

nivel 1. A continuación se muestra una extracción de las ecuaciones de este modelo:

Ahora se presenta la lista de parámetros para este modelo:


Modelo MOS BSIM4

Este modelo de gran complejidad fue introducido en el año 2000. Aunque conserva las

propiedades a gran escala de los modelos pasados, este modelo ofrece una perfecta

relación de continuidad entre las regiones de operación del transistor. Microwind opera

con un modelo BSIM4 simplificado, ya que en realidad los parámetros que contiene

modelo completo son más de 300. El software solamente toma en cuenta los 20 más

significativos. La extracción de sus ecuaciones viene a continuación:

La ecuación para la tensión de umbral es:

La ecuación para la movilidad es:

Donde


TOXE es el espesor del óxido = 3e-9m para tecnología de 0.12um

UC es el coeficiente de degradación de movilidad = 0.045e-15 m/V2

EU es un coeficiente = 1.67 para MOS canal N y 1.00 para MOS canal P

Y la ecuación general que describe Ids para los tres estados de operación es:

Todos los parámetros que pueden ser fijados por el usuario se listan a continuación:


CONSEJOS GENERALES PARA DISEÑO DE IC’S EN MICROWIND

Para “atacar” un diseño de manera general en Microwind, es necesario tener en cuenta

ciertas consideraciones antes de sentarse en frente del computador a utilizar el software.

Microwind es un proyecto que aún tiene fallas de cierta gravedad, y que exige mucha

paciencia por parte el diseñador para corregir errores. Los siguientes consejos son

producto de la experiencia de los autores al trabajar en este programa.

Haga siempre diseños analíticos. Si bien esto garantiza que su layout vaya a

funcionar en el primer intento, si da una idea de cómo se debe plasmar el diseño a

lápiz y papel en esta herramienta de software. Realmente es tedioso hacer pruebas y

errores para que algo funcione, sobre todo en Microwind.

La mejor manera de armar un layout complicado es “modularizar” todas la partes a

utilizar e ir armando el diseño pieza por pieza. Resulta muy útil dividir todas las

partes o etapas de una configuración compleja en partes que puedan ser ensambladas

para construir un layout completo. Resulta adecuado hacer esto pues, al ahora de

presentarse errores, es mejor hacer una revisión por módulos, o volver armar el

circuito por partes, que mirar en que parte de un circuito completo sin módulos, es

donde se encuentra el error. Además, estos módulos sirven para ser utilizados en

diferentes layouts que los pueda necesitar

No es posible diferenciar transistores del mismo tipo en Microwind. Esto debido a

que se supone que se está trabajando sobre una única oblea homogénea de silicio,

donde las propiedades eléctricas, térmicas, etc. No varían de punto a punto. Teniendo

en cuenta esto es imposible lograr transistores donde se tenga movilidades de

electrón diferentes, por decir un ejemplo, ya que se está trabajando con la misma

clase de material en todos los puntos del IC y los cambios que se hagan para los

parámetros de tecnología de proceso que se hagan afectan a todos los transistores.

Existen limitadas alternativas de alimentación en Microwind. En el proceso de diseño

que se haga en Microwind se debe tener en cuenta que la alimentación no es un punto


al cual haya que llegar; esto es más bien un punto del cual hay que partir.

Dependiendo de cada tecnología se ofrecen distintas alternativas de fuentes de

polarización (1.2V, 1.75V, 3.3V, 3.5V, 5.0V con referencia de 0V para tecnología de

0.35um, por ejemplo) y es inapropiado escoger tensiones de alimentación diferentes

a las especificadas por cada tecnología. Es por esto que la versión 2 de Microwind no

permite estos cambios en el valor de las fuentes de tensión.

Diseño basado en la geometría. Basándonos en los puntos anteriores nos damos

cuenta que en realidad el único grado de libertad que brinda Microwind para el

trabajo de diseño es la geometría, es decir, la razón de aspecto (W/L) de los

MOSFET. Esto es lo único que permite variar las relaciones i-v de los transistores en

un mismo IC.


DOS EJEMPLOS DE DISEÑO EN MICROWIND

Inversor lógico digital

Con base a la configuración de inversor lógico realizamos el siguiente análisis:

Vin

Qn

V

Qp

Vdd5V

Los cuerpos de los transistores N y P están conectados a la fuente de cada transistor, por

lo tanto no se considera el efecto del cuerpo y se considera la entrada Vin en los casos

extremos, y tomando el transistor tipo N como de excitación y el tipo P como de carga,

tenemos:

Para Vin = 5V

La tensión Vgsp = 0 > Vtp, por tanto el transistor P está en corte.

La tensión Vgsn = 5 > Vtn, el transistor N conduce y puede estar en tríodo o saturación

dependiendo de Vout.

Para Vin = 0V sucede el caso complementario, el transistor P conduce mientras que el

transistor N no lo hace.

Como Vin varía de 0 a 5V, las curvas de comportamiento para cada transistor crecerán o

disminuirán mientras el otro se comporta de manera contraria. Pero para un rango de

valores, obviamente mayores que 0 y menores que 5, que es la tensión de alimentación,

las curvas de corriente de los transistores se cruzarán en su región de saturación. Ésta se


constituye en la zona de conmutación de tensión. De aquí sabemos que el inversor pasa

por las siguientes regiones de operación:

I Qn en corte

II Qn saturado, Qp en triodo

III Ambos transistores saturados

IV Qp saturado, Qn en triodo

V Qp en corte

Y es ahora de interés hallar los puntos críticos que determinan el paso de una región a

otra. Reemplazando en las ecuaciones de corriente teniendo en cuenta las condiciones

límite de las regiones de operación de transistores obtenemos:

Va = 1V; Vb = 4V

Los puntos donde se presenta ganancia unitaria, que están en las regiones II (Vil) y IV

(Vih) se calculan igualando corrientes según la región de operación de cada transistor en

cada una de las regiones de operación del inversor. Haciendo esto llegamos a:

Vil = 2.25V; Vih = 2.75V

Después de haber realizado el diseño de inversor lógico digital, se procede a armar el

montaje del circuito inversor lógico, en el siguiente layout teniendo en cuenta que la

arquitectura exige comportamiento simétrico por parte de los transistores N y P:


Time

0s 0.1us 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

V1(Vreloj1) V(4)

-2.0V

0V

2.0V

4.0V

Este layout está hecho con base en la recomendación de ancho y largo de canales

mínimo, para aumentar rapidez de conmutación. Se ingresa una señal de reloj a la

entrada (puerta de los transistores N y P) con las siguientes características:

Mediante la herramienta de simulación se obtiene la forma de onda de salida, que se

mide en los drenadores de los transistores:

Aquí en realidad se muestra la inversión de onda hecha por nuestro circuito. Ahora

procedemos a mirar la curva transferencia de tensión, donde encontramos:


Aquí se describen las zonas de operación del inversor lógico y los puntos críticos donde

hay un cambio en la pendiente de la curva transferencia.

Utilizando la herramienta de Transformada Rápida de Fourier, se observa:

Se observa que la respuesta decae al aumentar la frecuencia, al llegar a 2Ghz la respuesta

del sistema se pierde por completo. Esto sugiere que la frecuencia máxima que podría

soportar el sistema sería la mencionada anteriormente. Para verificar este hecho se

cambiará la frecuencia del reloj a aproximadamente 2Ghz para observar el

comportamiento del inversor. Graficando se tiene:


Efectivamente, vemos que la señal de salida (mostrada en rojo) se distorsiona para una

frecuencia de señal de entrada de 1.98Ghz. Este efecto es causado entre otras cosas por

las capacitancias parásitas entre metales y contactos, polisilicio de puerta y difusiones, y

entre estas y el fondo de sustrato (cuerpo).


Par diferencial con carga activa

Después de haber realizado el diseño para el siguiente par diferencial (que no se muestra

para que usted se anime a hacerlo), se ha construido el siguiente layout que representa

este circuito:

M 5

Vdd

M 3

V

M 2

M 4

Vd/2

Vdd

- Vd/2

M 1

M 8

- Vss

M 6

RF

M 7

Los dos transistores tipo P son la carga activa del par diferencial alimentado con la señal

Vd. La corriente es suministrada al circuito por la fuente de corriente Wilson mejorada

representada por los 4 transistores tipo N de la parte inferior.

Vdd+ es la fuente de alimentación de tensión con valor de 3.3V, mientras que la fuente

de corriente se polariza con una fuente de -7.3V.

La resistencia hecha de polisilicio 2 es de 8.66K.

El montaje tuvo que ser realizado en la versión 3 de Microwind porque la versión 2 no

permite una polarización negativa (en este caso de -7.3V). Cuando se trató de mirar la

respuesta de este circuito, nos encontramos con que todo estaba en corte, debido a que no

No se puso

contacto, más adelante se

explicará porqué


Se hicieron los ajustes geométricos adecuados, pero en gran parte teniendo en cuenta este

problema:

Problema de las resistencias “transparentes”

Se hizo una resistencia de poly2 con valor de 8.66K y se conectó al circuito por medio de

un contacto. Si se mira el nodo eléctrico se ve lo siguiente:

M4

Lo cual indica que todo lo que está en color está al potencial de la fuente (3.301V). Si se

supone que entre la compuerta de M4 y la fuente Vdd hay una resistencia de 8.6K con

circulación de corriente, es obvio que en la resistencia habrá una caída de tensión, por lo

tanto no sería posible lo que estamos viendo en la gráfica. Pero el hecho es que LO

ESTAMOS VIENDO. Entonces, ¿qué pasa?...

Si quitamos el contacto (que une 2 layers) de

la unión entre la resistencia y el transistor, se

podría solucionar el problema, pero si

miramos la sección transversal de esta parte:

Aquí se observa que simplemente este nodo

está “flotando” en el aire, entonces no hay

circulación de corriente, por tanto no hay

corriente que reflejar, entonces no hay

polarización en el circuito.


Ahora la pregunta es: ¿Cuál es la solución? Sinceramente no sabemos.

Teniendo en cuenta todos los problemas anteriores obtuvimos la siguiente respuesta para

el amplificador:

La gráfica muestra que no se está trabajando en la región adecuada de saturación, pero al

menos no se está en corte absoluto (3.3V constantes). Esta salida se da para el caso de la

resistencia unida mediante contacto al transistor.

El problema de la resistencia se pudo salvar gracias a una reconsideración del diseño,

pues, al principio, como se tuvieron que moderar transistores con comportamientos

distintos de I vs. Vd, se pensó en cambiar para cada transistor diferente las características

de movilidad, tensión de umbral, etc. para que cuadraran con el diseño analítico. Pero

teniendo en cuenta que el único grado de libertad que Microwind permite modelar para

diferenciar transistores del mismo tipo es la geometría, se hicieron los ajustes pertinentes

mostrados a continuación:


Replanteamiento del diseño:

Tomando en cuenta lo anterior se procede a replantear el diseño para el par diferencial

con carga activa.

Respetando la polarización de cada uno de los transistores y asumiendo simetría:

En el espejo de corriente (NMOS1):

Id=600uA Vgs=2.7V

En el par (NMOS2):

Idn=id/2=300uA Vgsn=2V

La carga del par (PMOS):

Idp=id/2=300uA Vgsp=-2.8V

Se cambiaron los parámetros de diseño de los transistores a los siguientes valores:

Un=857 [cm2/V-s] Up=1309 [cm2/V-s]

Vtn=1V Vtp=-1.7V

El diseño se hace variando W y L para que se cumpla con las relaciones Id vs Vds

requeridas. El resultado para los diferentes transistores utilizados en el layout:

En el espejo (NMOS1): W=0.3um L=0.3um


Concuerda que a Vgs=2.7V, Id=600uA

En el par diferencial (NMOS2): W=0.9um L=0.6m

Se observa que a Vgs=2.0V, Id=300uA

Y por último para la carga activa (PMOS): W=0.6um L=0.7um


Se observa que a Vgs=-2.8V, Id=300uA

Con esta disposición geométrica de los transistores se garantiza el punto de operación del

par diferencial.

Se construyó entonces el layout con todas las especificaciones antes mencionadas:

Para este layout se obtuvo la siguiente forma para gráfico de tensión de salida:


Ahora observamos la relación entre tensiones y corrientes:

Aquí podemos fijarnos en que la corriente resultó estar por encima de la esperada, esto

debido a las imprecisiones del modelo y el fenómeno de las “resistencias transparentes”

que hacen que al drenador del NMOS reciba enteramente los 3.3V de polarización y

cambia en cierta forma las condiciones de polarización del circuito. Esto ocasiona que se

corte la señal de salida cuando rebasa los -1V con una entrada diferencial de 40mV. Esto

pasa cuando Los transistores del par dejan de estar saturados. Con una entrada más

pequeña (10mV p/p) miramos la salida no cortada para hallar la ganancia del par:


Ahora hallamos la ganancia:

Av = 0.818/0.01 Av = 81.8 V/V

Esta es una ganancia relativamente alta que se paga con una disminución de la

alternancia de señal de entrada; además tampoco se ha mirado el efecto de la frecuencia

en el comportamiento del par.

Consideraciones:

Debe tenerse en cuenta la distribución de geometrías al dibujarse un par diferencial, aquí

presentamos algunas de las mas comunes, y que se mejoran unas respecto aotras:

Feo Malo

Ingenioso Bueno


BIBLIOGRAFIA

El material anteriormente expuesto, fué realizado tomando como apoyo en su

gran mayoría información hecha por estudiantes de la Ingeniería Electrónica de

la UIS, que antes de nosotros han trabajado con el software. Este material se

anexa con el nombre de PAPERS.

Además fue utilizado el manual (en ingles) presentado por el autor del software,

en formato PDF tanto de las versiones 2 y 3, así como la información que se

encuentra en la página WEB MICROWIND.ORG.

Se anexan también, algunos archivos .MSK que contienen algunos ejemplos

desarrollados.

OBSERVACIONES Y AGRADECIMIENTOS

Los autores, estamos conscientes que al ser esta la versión 1.0 de un manual de

Microwind en español, contiene diversos aspectos que no tratamos con mayor detalle,

debido a la falta de tiempo y que sugerimos a modo de comentario:

Se debe realizar en el futuro una mayor explicación sobre los botones y

funciones de Microwind que no mencionamos, ya que solo se explicaron las mas

importantes, porque este manual pretende ser una introducción a Microwind

En el futuro debe realizarse una explicación mas concisa y detallada sobre

algunos efectos presentes en el comportamiento de un transistor MOS, ya que

aunque el manual esta enfocado principalmente a la realización de IC”S supone

un conocimiento previo de los mismos, esto se refiere por ejemplo al efecto de

diafonía, por que se utiliza polysilicona en la construcción de compuertas del

MOS.

En el manual presentado por el autor del software esta sugerido una pequeña

parte sobre dieléctricos que no hemos mencionado, el cual seria pertinente

mencionar en un futuro.

No presentamos comportamientos en 3D, lo cual seria deseable presentar.

Estos comentarios son a modo general, con el fin de mejorar el manual práctico de

MICROWIND.

Los autores estamos agradecidos con la estudiante de Ingeniería Electrónica GLADYS

ELENA ABRIL, el profesor de laboratorio OMAR LEONARDO NUÑEZ GOMEZ,

quienes revisaron el manual y brindaron sus aportes para mejorarlo y junto con el

profesor de ELECTRONICA 2 JAIME BARRERO presentaron la idea para que se

realizara este manual.

Además agradecemos a nuestros lectores y esperamos que sea del agrado y que este

manual cumpla con la expectativa deseada.

Manual Practico de Microwind en Español

Documents

Transcript of Manual Practico de Microwind en Español