Diseño elementos de memoria
description
Transcript of Diseño elementos de memoria
-
1Diseo VLSI Diseo de elementos de memoria
Enric Pastor
Dept. Arquitectura de Computadors
UPC
-
2Tipos de elementos de memoria
l Utilizados para almacenar informacin binaria (registros).l Dependen de la sincronizacin con el clock:
Flip-flop: sincronizado por flanco Latch: sincronizado por nivel Pulse-mode Asncronos (sin clock)
l Variedad en su implementacin: Velocidad Carga sobre el clock Estticos / dinmicos
-
3Flip-flop tipo Dl Almacena un dato en el flanco descendente del reloj:
tsetup: datos estables antes del flanco de reloj thold : datos estables despus del reloj td-q : tiempo de propagacin
D Qclk
Clk
D
Q
tsetup thold
td-q
-
4Flip-flop tipo D estticol Estructura Master-Slave esttica.
D Qclk
Master Slave
-
5Flip-flop tipo D estticoMaster: transparente Slave: almacena un dato
D Qclk
110
0 1 1
X 0
0 X
-
6Flip-flop tipo D estticoMaster: almacena un dato Slave: transparente
D Qclk
10
0 1 1
0 X
X 1
-
7Flip-flop tipo D estticoMaster: almacena un dato Slave: transparente
D Qclk
00
0 1 0
0 X
X 1
0
-
8Flip-flop tipo D estticoMaster: transparente Slave: almacena un dato
D Qclk
10
0 1 0
X 1
0 X
-
9Flip-flop tipo D estticol Podemos eliminar una puerta de pasol El inversor que implementa el feedback debe ser weak
-
10
Flip-flop tipo D estticol Podemos eliminar una puerta de pasol El inversor que implementa el feedback debe ser weak
l El transistor weak debe poner menos corriente que la entrada
-
11
Flip-flop tipo D alternativol Evita utilizar las puertas de pasol Las substituye por puertas tri-state
-
12
Flip-flop tipo D alternativol Evita utilizar las puertas de pasol Las substituye por puertas tri-state
01
1 1
1 00
X
-
13
Flip-flop tipo D alternativoC2MOSl Clocked CMOS, evita utilizar las puertas de pasol Las substituye por puertas tri-state
00
0 0
1 01X
-
14
Flip-flop tipo D dinmicol Almacena un dato en la capacidad de entrada del inversorl Requiere una frecuencia mnima de operacin
1
0 0 1
-
15
Flip-flop tipo D dinmicol Almacena un dato en la capacidad de entrada del inversorl Requiere una frecuencia mnima de operacin
0
1 0 1
-
16
Flip-flop tipo D dinmicol Estructura Master-Slave
D Qclk
-
17
Flip-flop tipo D dinmicoMaster: transparente Slave: almacena un dato
D Qclk
110
0 10 1 0X
-
18
Flip-flop tipo D dinmicoMaster: transparente Slave: almacena un dato
D Qclk
10
0 10 1 1X
-
19
Flip-flop tipo D dinmicoMaster: almacena un dato Slave: transparente
D Qclk
00
0 00 1 1X
0
-
20
Flip-flop tipo D dinmicoMaster: transparente Slave: almacena un dato
D Qclk
00
0 00 1 1X
-
21
Latch tipo Dl Almacena un dato en el nivel negativo del reloj:
thold: datos estables despus de la fase transparente tlatch: tiempo de propagacin
D Qclk
Clk
D
Q
thold
tlatch
Transparente Opaco
-
22
Latch tipo Dl Almacena un dato en el nivel negativo del reloj:
thold: datos estables despus de la fase transparente tlatch: tiempo de propagacin tsetup: datos estables antes de la fase opaca
D Qclk
Clk
D
Q
thold
tlatch
Transparente Opaco
tsetup
-
23
Latch tipo D estticol Utiliza el mismo esquema que el flip-flop.
0 1
X
0 0
Transparente
-
24
Latch tipo D estticol Utiliza el mismo esquema que el flip-flop.
1 1
0
X 0
Opaco
-
25
Latch tipo D dinmico C2MOS
l Permite un mejor control del nodo interno que almacena elvalor en el latch.
-
26
Latch tipo D dinmico (Alpha 21064)l Nmero de transistores reducido (activo con Clk = 1).
0
1
1 0
X
1
-
27
Latch tipo D dinmico (Alpha 21064)l Nmero de transistores reducido (activo con Clk = 1).
1
1
0 1
X
0
-
28
Latch tipo D dinmico (Alpha 21064)l Nmero de transistores reducido (activo con Clk = 1).
1
0
X 1
X
0
-
29
Latch tipo D dinmico (Alpha 21064)l Nmero de transistores reducido (activo con Clk = 1).
0
0
1 1
X
1
-
30
Latch tipo D dinmico (Alpha 21064)l Nmero de transistores reducido (activo con Clk = 1).
0
1
1 0
X
1
-
31
Conclusiones
l Elementos de memoria para almacenar informacin en el data-path de los procesadores.
l Distintos tipos de biestables segn la estrategia de clocking. Master-slave. Dinmicos / estticos.
l Los biestables requieren un caracterizacin especial: Tiempo de hold. Tiempo de setup. Tiempo de latch.