Convertidores Adc

6
INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES UNIVERSIDAD NACIONAL DE LOJA ÁREA DE LA ENERGÍA, LAS INDUSTRIAS Y LOS RECURSOS NATURALES NO RENOVABLES CARRERA DE INGENIERÍA EN ELECTRÓNICA Y TELECOMUNICACIONES. MÓDULO VIII POR: Santiago Paul Ramírez FECHA: 05/05/2015 COMUNICACIONES DIGITALES TIPOS DE CONVERTIDORES ANALÓGICO / DIGITALES. Convertidor Analógico/Digital Flash o Paralelo El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión de entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un comparador determinado, se genera un nivel. Figura 1 Convertidor A/D tipo Flash de 8 bits que usa 7 convertidores La figura 1 muestra un convertidor de 8 bits que usa 7 convertidores, no se requiere convertidor para el caso en que todas las comparaciones sean cero En general se requieren 2 n-1 comparadores para la conversión a un código binario de n bits. La salida de cada convertidor se aplica un circuito codificador de prioridad, en el cual el código binario queda determinado por la entrada de mayor orden que se encuentre a nivel alto. Su principal ventaja de este comparador es su alta velocidad de muestreo que se puede alcanzar, aunque presenta la desventaja de que se necesitan muchos

description

tipos de convertidores analogicos digitales

Transcript of Convertidores Adc

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES

    UNIVERSIDAD NACIONAL DE LOJA REA DE LA ENERGA, LAS INDUSTRIAS Y LOS RECURSOS NATURALES NO

    RENOVABLES CARRERA DE INGENIERA EN ELECTRNICA Y TELECOMUNICACIONES.

    MDULO VIII

    POR: Santiago Paul Ramrez

    FECHA: 05/05/2015

    COMUNICACIONES DIGITALES

    TIPOS DE CONVERTIDORES ANALGICO / DIGITALES.

    Convertidor Analgico/Digital Flash o Paralelo

    El mtodo flash utiliza comparadores que comparan una serie de tensiones de referencia con la

    tensin de entrada analgica. Cuando la tensin analgica sobrepasa a la tensin de referencia de

    un comparador determinado, se genera un nivel.

    Figura 1 Convertidor A/D tipo Flash de 8 bits que usa 7 convertidores

    La figura 1 muestra un convertidor de 8 bits que usa 7 convertidores, no se requiere convertidor

    para el caso en que todas las comparaciones sean cero En general se requieren 2n-1 comparadores

    para la conversin a un cdigo binario de n bits. La salida de cada convertidor se aplica un circuito

    codificador de prioridad, en el cual el cdigo binario queda determinado por la entrada de mayor

    orden que se encuentre a nivel alto. Su principal ventaja de este comparador es su alta velocidad

    de muestreo que se puede alcanzar, aunque presenta la desventaja de que se necesitan muchos

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES comparadores para un ADC de un nmero binario de tamao razonable. La velocidad de muestreo

    determina la precisin con la que la secuencia de cdigos digitales representa la entrada analgica

    del ADC. Cuando ms muestras se toman en una unidad de tiempo, ms precisa es la seal digital

    que representa a la seal analgica.

    ADC de aproximaciones sucesivas.

    Este tipo de convertidor es el que sigue en menor tiempo de conversin al convertidor con mtodo

    Flash. La figura 2 muestra el diagrama a bloques bsico de un convertidor ADC por aproximaciones

    sucesivas de 4 bits.

    Figura 2. Diagrama a bloques bsico de un convertidor ADC por aproximaciones sucesivas de 4 bits

    Descripcin del circuito

    Est formado por un DAC, un registro de aproximaciones sucesivas (SAR, successive-

    aproximation r+egister) y un comparador. Los bits de entrada al DAC se habilitan a ALTO, de uno en

    uno sucesivamente. Comenzando por el bit ms significativo (MSB) . Cada vez que se habilita un bit,

    el comparador produce una salida que indica si la tensin analgica de entrada es mayor o menor

    que la salida del DAC. Si la salida del DAC es mayor que la entrada analgica, la salida del comparador

    est a nivel BAJO, haciendo que el bit en el registro pase a cero. Si la salida es menor que la entrada

    analgica el bit 1 se mantiene en el registro. El sistema realizara esta operacin primero con en MSB,

    luego con el siguiente bit ms significativo, despus con el siguiente, y as sucesivamente.

    ADC de contador de rampa en escalera.

    El mtodo de rampa en escalera para la conversin A/D se conoce tambin como mtodo de Rampa

    digital o mtodo contador. Se emplea un DAC y un contador binario para generar el valor digital

    correspondiente a una entrada analgica. La figura 3 presenta un diagrama de este tipo de

    convertidor.

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES

    Figura 3. Convertidor A/D tipo rampa de 8 bits

    El mtodo de rampa en escalera es ms lento que el mtodo flash porque, en caso de entrada

    mxima, el contador debe pasar a travs del nmero mximo de estados antes de realizar la

    conversin. Para una conversin de 8 bits, esto significa un mximo de 256 estados y cado estado

    consume un cierto tiempo La figura 4 ilustra una secuencia de conversin con 4 bits. Obsrvese que,

    para cada muestra, el contador debe contar desde cero hasta el escaln en el que la tensin de

    referencia alcanza a la tensin de entrada analgica. El tiempo de conversin es variable, en funcin

    de la tensin analgica.

    La figura 4 ilustra una secuencia de conversin con 4 bits

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES

    ADC de rastreo o seguimiento

    El mtodo de seguimiento utiliza un contador ascendente / descendente y es ms rpido que el

    mtodo de rampa digital, porque el contador no se pone a cero despus de cada muestreo sino que

    sigue a la entrada analgica La figura 5 muestra un tpico ADC de seguimiento de 8 bits.

    Figura 5 Tpico ADC de seguimiento de 8 bits.

    La salida del comparador se aplica al modo del control del contador, cuando est BAJO ( 0 lgico),

    hace que el contador cuente progresivamente, y , recprocamente, cuando esta ALTO (1 lgico),

    hace que el contador cuente en forma descendente. En la figura 6 se muestra que cuando el ADC

    de rastreo ha alcanzado el intervalo idneo, entonces el convertidor puede seguir de forma continua

    el voltaje analgico. La rapidez de rastreo no es ningn problema a medida que las variaciones de la

    entrada sean relativamente lentas.

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES

    Figura 6. ADC de seguimiento

    ADC de pendiente simple

    A diferencia de los mtodos de rampa en escalera y seguimiento, el convertidor de pendiente simple

    no requiere un DAC. Se utiliza un generador de rampa lineal para generar una tensin de referencia

    de pendiente constante. En la figura 7 se muestra el diagrama del ADC de pendiente simple. Al

    comienzo del ciclo de conversin, el contador est en estado RESET y la salida del generador de

    rampa es 0 V. En esta situacin, la entrada analgica es mayor que la tensin de referencia y,

    por tanto, se produce un nivel ALTO en la salida del comparador. Este nivel alto habilita la seal del

    reloj para el contador y arranca el generador de rampa.

    Figura 7 Diagrama del ADC de pendiente simple

  • INGENIERIA EN ELECTRONICAY TELECOMUNICACIONES

    ADC de doble pendiente

    El funcionamiento del ADC de doble pendiente es similar al de pendiente simple, excepto en que se

    utiliza una rampa de pendiente variable y otra de pendiente fija. Este tipo de convertidor se utiliza

    comnmente en voltmetros digitales y otros tipos de instrumentos de medida.

    Se utiliza un generador de rampa (integrador), A1, para generar las caractersticas de pendiente

    doble. En la figura 8 se presenta el esquema de un ADC de pendiente doble como referencia.

    Figura 8 Esquema de un ADC de pendiente doble como referencia