Clase ADC-DAC - Version 1
-
Upload
rachel-boss -
Category
Documents
-
view
697 -
download
5
Transcript of Clase ADC-DAC - Version 1
![Page 1: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/1.jpg)
ConversoresAnalógico/digital
Por Dr. Ing. Ariel Lutenberg
011100110
011100110
![Page 2: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/2.jpg)
ConversoresAnalógico/digital
Organización de la clase:
1. Repaso de conversión A-D
2. Conversores A-D
3. Conversores D-A
![Page 3: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/3.jpg)
1. Repaso de conversión A-D
![Page 4: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/4.jpg)
1. Introducción a conversión A-DSeñal analógica y señal digital• La amplitud de una señal analógica puede tomar cualquier valor real.• Una señal digital toma valores discretos de un conjunto predeterminado.
![Page 5: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/5.jpg)
1. Introducción a conversión A-DVentajas de la señal digital1. La señal puede replicarse sin perdida de calidad (CD, repetidores, etc).2. Pueden detectarse y corregirse errores en la señal (ej. CD/DVD, CRC, etc.)3. Procesamiento digital y compresión de la señal (MP3, JPG, etc.)
Desventajas de la señal digital1. Se necesita una conversión analógica-digital y un conversión digital analógica. 2. La discretización introduce errores de cuantización.
![Page 6: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/6.jpg)
1. Introducción a conversión A-DIntroducción- Un conversor AD tiene como salida un valor digital que indica la proporción entre la señal analógica de entrada y la tensión de referencia:
- El conversor “discretiza” la señal en n bits:
• La cantidad posible de valores de salida depende de la cantidad de bits:
#valores de salida: 2n
• La resolución depende del número de bits usado para cuantizar:
Quantum = LSB = FS/2n • El error de cuantización depende del número de bits usados:
Error cuantización = 1/2 LSB
![Page 7: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/7.jpg)
1. Introducción a conversión A-DErrores de conversión
- Errores lineales: Son corregibles mediante ajustes sencillos:
- Errores no lineales: Son difíciles de corregir:
• Error de offset
• Error de ganancia
• Error de alinealidad
• Error de alinealidad
![Page 8: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/8.jpg)
1. Introducción a conversión A-DTerminología
Resolución del conversorEs la mínima variación en la señal de entrada que puede detectar el ADC.
Exactitud del conversorEs la suma de todos los errores del ADC, incluyendo el error de cuantización.
Tiempo de conversión (tc)Es el tiempo que requiere el ADC para convertir la señal de entrada.
Throughput rateEs la cantidad máxima de conversiones que puede realizar el ADC (=1/tc)
![Page 9: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/9.jpg)
1. Introducción a conversión A-DCircuito sample and hold (muestreo y retención)
- Durante la conversión la señal de entrada debe permanecer estable:
EjemploPara un ADC de 8 bits, con tc = 100μs (10KHz) y FS = 2A, y con
resulta:
- Para salvar este problema se utilizan circuitos Sample and Hold que muestran la señal y retienen su valor durante el tiempo de conversión (memoria analógica).
max( )2n
c
dV FS
dt t
sin(2 )iv A ft
2 cos(2 ) 2idvfA ft fA
dt
2 12 12.4
2 2n nc c
AfA f Hz
t t
Esto es muy bajo!
![Page 10: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/10.jpg)
1. Introducción a conversión A-DAcondicionamiento de la señal de entrada
- La señal a convertir debe aprovechar todo el rango de entrada del ADC:
• Se aprovecha mejor la resolución del ADC
• Se minimiza el efecto de los errores del ADC
EjemploSe tiene una señal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.
- Los circuitos con operacionales son muy adecuados para “escalar” señales.
- Hoy en día esto viene muchas veces integrado en los ADCs.
![Page 11: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/11.jpg)
1. Introducción a conversión A-DCaracterísticas de los ADCsCaracterísticas de las entradas analógicas de los conversores A-D:
Tipo de señal (tensión o corriente) Polaridad (Unipolar, bipolar) Número de canales Rango de señal Tensión de referencia (interna, externa) Clock del conversor (interno, externo) Deriva de la tensión de referencia
Características de las salidas digitales de los conversores A-D:
Número de bitsFormato de la salida (paralelo, serie)Conexión a busNiveles eléctricos de la señal digital (5Volts, 3.3V, etc.)Codificación binaria (natural,2C,BCD)
![Page 12: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/12.jpg)
2. Conversores A-D
![Page 13: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/13.jpg)
2. Conversores A-DComparación de tecnologías de ADC
La tecnología a utilizar depende de los requisitos de la aplicación.
Veamos las características de cada una de ellas …
TECNOLOGÍA VELOCIDAD RESOLUCIÓN INMUN. RIUDO COSTO
Time Interleaving Muy rápido 4-10 bits No Alto
Flash Rápido 4-10 bits No Medio
Pipelined Subraging Rápido 10-16 bits No Alto
Succesive Approximation Medio 10-16 bits Escasa Bajo
Integrating Lento 12-18 bits Buena Bajo
Sigma-Delta Lento 12-24 bits Muy buena Bajo
![Page 14: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/14.jpg)
2. Conversores A-DComparación de tecnologías de ADC
![Page 15: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/15.jpg)
2. Conversores A-DComparación de tecnologías de ADC
Los conversores Slope ADCs son cada vez menos convenientes.
![Page 16: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/16.jpg)
2. Conversores A-DComparación de tecnologías de ADC
Además el precio de los conversores se reduce año tras año…
Veamos en detalle cada una de las tecnologías de conversores A-D…
![Page 17: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/17.jpg)
2. Conversores A-Da. ADC – Flash convertersRealiza la conversión de manera inmediata en una única operación.
La salida de la cadena de comparadores es inherentemente digital.
La cadena de resistores imposibilita más de ~8 bits de resolución (255 resistores)y/o impone un costo muy elevado.
![Page 18: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/18.jpg)
2. Conversores A-Da. ADC – Flash converters (ejemplo)
![Page 19: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/19.jpg)
2. Conversores A-Da. ADC – Flash converters (importancia del layout en la velocidad)
![Page 20: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/20.jpg)
2. Conversores A-Db. ADC – Time InterleavedLa idea de estos conversores (TI-ADC) es usar un sistema de M canales en paralelo, que convierten alternativamente a la señal y alimentan a un MUX.
El resultado es un conversor M veces más rápido que cada conversor individual.
![Page 21: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/21.jpg)
2. Conversores A-Db. ADC – Time Interleaved
![Page 22: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/22.jpg)
2. Conversores A-Db. ADC – Time InterleavedEs fundamental ecualizar los M canales y hay varias alternativas:
Los resultadosson muyimpresionantes
(ejemplo del “AdvancedFilter Bank” delAD12400):
![Page 23: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/23.jpg)
2. Conversores A-Dc. ADC – Succesive Aproximation- Es apto para aplicaciones de baja resolución y velocidad. - Por su bajo costo se suele integrar en la mayoría de microcontroladores
Su algoritmo interno es el siguiente:
![Page 24: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/24.jpg)
2. Conversores A-Dc. ADC – Succesive Aproximation (ejemplo)
![Page 25: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/25.jpg)
2. Conversores A-Dd. ADC – Pipelined subragingUtilizan una estructura en cascada, tipo tubería (pipeline), donde la conversión se realiza sucesivamente sobre fracciones cada vez menores de Vin (subraging).
Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una señal de entrada de 0.7 Volts el funcionamiento sería el siguiente:
Ejercicio: repitan ustedes para el caso Vin = 0.4 Volts.
1011
![Page 26: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/26.jpg)
2. Conversores A-Dd. ADC – Pipelined subraging (ejemplo) Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una señal de entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.
Resolución
0.4V-0.1
0.8V0.3
0.6V0.1
0.2V-0.3
0 1 1 0 Output = 01101011
![Page 27: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/27.jpg)
2. Conversores A-Dd.ADC – Pipelined subragingImplementación para más bits:
Los ADC pipelined subranging dominan actualmente las aplicaciones de alta velocidad (>5 MSPS) en video, procesamiento de imágenes, comunicaciones, etc.
![Page 28: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/28.jpg)
2. Conversores A-Dd.ADC – Pipelined subraging (ejemplo)
![Page 29: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/29.jpg)
2. Conversores A-De. ADC - integración
• La señal de entrada se integra por un tiempo T (que se controla con R y C)
• Luego el integrador se descarga con una tensión VREF conocida y se mide tx.
• La conversión resulta de VREF,T y tx.
• La resolución depende de la cantidad de pulsos ck contabilizados durante tx.
• Hay una relación inversa entre resolución y velocidad de conversión.
0
T
inv dt 0
xt
REFV dt in x REFTv t V xin REF
tv V
T
![Page 30: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/30.jpg)
2. Conversores A-De. ADC - integración
• Ventaja: el ruido de frecuencia n/T es filtrado durante el proceso de integración• Detalle: el valor de T depende de R y C, que varían con la temperatura y tienen
alta dispersión (sobre todo el capacitor)
![Page 31: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/31.jpg)
2. Conversores A-De. ADC – integración (ejemplo)
![Page 32: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/32.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Ver Simulación Interactiva
ADCTutorial.jar
El lazo cerrado fuerza a que el El lazo cerrado fuerza a que el
valor medio de B sea igual a Vvalor medio de B sea igual a VININ::
<B> = VIN
La tensión <B> es controlada por La tensión <B> es controlada por
la densidad de unos y ceros del “BIT la densidad de unos y ceros del “BIT
DATA STREAM” en C :DATA STREAM” en C :
VIN C : 1 - 0
VIN C : 0 - 1
A partir de <C> se obtienen en A partir de <C> se obtienen en
D los N-bits de salida mediante el D los N-bits de salida mediante el
filtro digital y el decimador: filtro digital y el decimador:
<C> DOUT
![Page 33: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/33.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Una resolución de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)
Para alcanzar esta resolución es imprescindible reducir el ruido de cuantización.
¿ Qué es el “ruido
de cuantización”?
![Page 34: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/34.jpg)
2. Conversores A-Df. ADC - Sigma Delta
El error máximo de cuantización de un conversor El error máximo de cuantización de un conversor A/D ideal es de A/D ideal es de ±½ LSB±½ LSBConsiderando una distribución uniforme de la Considerando una distribución uniforme de la probabilidad de error:probabilidad de error:
Para una señal de entrada sinusoidal de Para una señal de entrada sinusoidal de amplitud máxima:amplitud máxima:
Siendo la relación señal/ruido cuantización:Siendo la relación señal/ruido cuantización:
22
2 2
2
12
q
s
q
s
s qt s t dt
q
12RMS
q
2sin 2
2
Nqv t f t
2
2 2
N
RMS
qv
10 10 10 10
( )
( )
310log 20log 20log 2 20log
2NRMS
RMS
POT v
POT
vSNR
6.02 1.76SNR N dB
Para una resolución de N Bits
Señal auxiliar propuesta para el error
![Page 35: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/35.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Seña
l
Ruido de
cuantización
Potencia
espectra
l
Frecuenci
a
El proceso de conversión consta de:
Sobre-muestreo Filtrado digital Decimación
• Muestreando a la frecuencia de Muestreando a la frecuencia de Nyquist:Nyquist:
• Sobre-muestreando K veces, Sobre-muestreando K veces, filtrando y decimando:filtrando y decimando: 10
26.02 1.76 10log
2s
s
KfSNR N dB
f
106.02 1.76 10logSNR N dB K
6.02 1.76SNR N dB
fs2
fsKf
s2Kf
s
Se consigue mejorar la SNR
en un factor de K
¿ Y esto no es igual
que promediar K
muestras?
• La señal está mezclada con el ruido:La señal está mezclada con el ruido:
![Page 36: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/36.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• La ecuación del lazo resulta:La ecuación del lazo resulta:
• Despejando la señal de salida:Despejando la señal de salida:
f Y ≈ X (Q ≈0)
f Y ≈ Q (X ≈0)
Seña
l
Ruido de
cuantización
Potenci
a
Frecuenci
a
1 1
X Q fY
f f
1-Y X Y Q
f
fs2
fsKf
s2Kf
s
Modelo del ruido de Modelo del ruido de
cuantización:cuantización:
Se reduce notablemente el ruido de cuantización!!
![Page 37: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/37.jpg)
2. Conversores A-Df. ADC - Sigma Delta
• Aumentando el orden del Aumentando el orden del modulador se obtienen mejores modulador se obtienen mejores SNR:SNR:
1.76
6.02
SNR dBENOB
dB
Effective Number of Bits
Conversor ΣΣ--ΔΔ de segundo orden
• Para comparar la SNR obtenida con Para comparar la SNR obtenida con la de un conversor ideal se define:la de un conversor ideal se define:
![Page 38: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/38.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo de diseño)
• Digitalizar una señal de audio deDigitalizar una señal de audio de
20Hz - 20kHz con una resolución 20Hz - 20kHz con una resolución
de 16bits y una SNR de 80dB de 16bits y una SNR de 80dB
• Solución:Solución:
Existen dos alternativas:Existen dos alternativas:
Utilizar un Utilizar un ΣΣ--ΔΔ de tercer orden. de tercer orden. Esto implica un K de 26:Esto implica un K de 26: fs = 20kHz x 2 x 26 = 1.04MHzfs = 20kHz x 2 x 26 = 1.04MHz
Utilizar un Utilizar un ΣΣ--ΔΔ de segundo orden. de segundo orden. Esto implica un K de 85:Esto implica un K de 85: fs = 20kHz x 2 x 84 = 3.36MHzfs = 20kHz x 2 x 84 = 3.36MHz
El ENOB será de: (80dB – 1.76dB)/6.02 = 13bitsEl ENOB será de: (80dB – 1.76dB)/6.02 = 13bits
- Sólo 13bits de los 16bits contendrán información libre de ruido.- Sólo 13bits de los 16bits contendrán información libre de ruido.
Importante:Importante: El El ΣΣ--ΔΔ de 3 orden requiere complejos sistemas de estabilización del de 3 orden requiere complejos sistemas de estabilización del lazo.lazo.
26 85
![Page 39: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/39.jpg)
2. Conversores A-Df. ADC - Sigma Delta
Ventajas:Ventajas:La mayor parte del sistema es digital:La mayor parte del sistema es digital:
- Posibilidad de alta integración en - Posibilidad de alta integración en μμC, DSP, etc.C, DSP, etc.- No existen derivas térmicas ni temporales.- No existen derivas térmicas ni temporales.- Bajo costo.- Bajo costo.
La alta tasa de sobre-muestreo y la baja precisión de la conversión analógica implica: La alta tasa de sobre-muestreo y la baja precisión de la conversión analógica implica: - No se requiere circuitos externos de sample & hold - No se requiere circuitos externos de sample & hold - No se requieren filtros antialiasing (Ej. RC pasa-bajos)- No se requieren filtros antialiasing (Ej. RC pasa-bajos)
El filtro digital permite obtener:El filtro digital permite obtener:- Excelente figura de ruido - Excelente figura de ruido - Minimización del ruido en puntos críticos (Ej. 50/60 Hz)- Minimización del ruido en puntos críticos (Ej. 50/60 Hz)- Nivel de ruido independiente de la amplitud de la señal- Nivel de ruido independiente de la amplitud de la señal
Es un diseño inherentemente monotónico y linealEs un diseño inherentemente monotónico y lineal- Ideal para lazos cerrados de control- Ideal para lazos cerrados de control
Desventajas:Desventajas: Limitación en la velocidad de conversión debido a la necesidad de sobremuestreo.Limitación en la velocidad de conversión debido a la necesidad de sobremuestreo. Problemas en sistemas multiplexados debido a la latencia del filtro digital:Problemas en sistemas multiplexados debido a la latencia del filtro digital: - Sin embargo, en estos casos la solución más económica y conveniente es - Sin embargo, en estos casos la solución más económica y conveniente es colocar un circuito integrado con varios Sigma-Delta incorporados.colocar un circuito integrado con varios Sigma-Delta incorporados.
![Page 40: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/40.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
![Page 41: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/41.jpg)
2. Conversores A-Df. ADC - Sigma Delta (ejemplo)
Figure 6. Schematic of the AD7793
![Page 42: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/42.jpg)
2. Conversores A-Df. ADC - Sigma Delta (simulación en LTspice)
Figure 6. Schematic of the AD7793
![Page 43: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/43.jpg)
3. Conversores D-A
![Page 44: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/44.jpg)
3. Conversores D-AIntroducción• Un DAC convierte una entrada digital a una señal analógica de salida (generalmente voltaje).
![Page 45: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/45.jpg)
3. Conversores D-Aa. DAC - Red de resistencias ponderadas• El siguiente circuito permite convertir una señal digital en una analógica:
El problema es que para lograr mucha resolución se requiere resistencias de mucha exactitud que cubran un rango muy amplio de valores.
![Page 46: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/46.jpg)
3. Conversores D-Ab. DAC - Red de resistencias R-2R• El siguiente circuito sólo utiliza resistores de valor R y 2R:
De esta manera ya no se requieren resistencias de mucha exactitud que cubran un rango muy grande de valores, como el DAC de resistencias ponderadas.
![Page 47: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/47.jpg)
3. Conversores D-ACaracterización de DACs• Se ingresa con una señal sinusoidal y se analiza el resultado:
![Page 48: Clase ADC-DAC - Version 1](https://reader033.fdocuments.mx/reader033/viewer/2022061609/5571f84049795991698cfec2/html5/thumbnails/48.jpg)
FIN.