ARQUITECTURA RISC

7
MICROPROCESADORES Universidad Politécnica Amazónica ARQUITECTURA RISC PROFESOR: MARCO AURELIO PORRO CHULLI

Transcript of ARQUITECTURA RISC

MICROPROCESADORES

Universidad Politécnica Amazónica

ARQUITECTURA RISC

PROFESOR: MARCO AURELIO PORRO CHULLI

ARQUITECTURA RISC•RISC es el acrónimo de Reduced Instruction Set Computer lo que en castellano viene a ser conjunto reducido de instrucciones de computadora. Se entiende por procesador RISC aquel que tiene un conjunto de instrucciones con unas características determinadas.

• CARACTERÍSTICAS

• Incrementar el tamaño del conjunto de registros.• Mayor velocidad en la ejecución de instrucciones.• Implementar medidas para aumentar el paralelismo interno.• Añadir cachés enormes.• Añadir otras funcionalidades, como E/S y relojes para

minicontroladores.• Construir los chips en líneas de producción antiguas que de

otra manera no serían utilizables.• No ampliar las funcionalidades, y por lo tanto ofrecer el chip

para aplicaciones de bajo consumo de energía o de tamaño limitado.

PRINCIPIOS

Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución.

De esta forma, el comando MULT podría ser dividido en tres comandos por separado: LOAD, que mueve datos del banco de memoria a un registro; PROD, que halla el producto de dos operandos situados en los registros; y STORE, que mueve datos de un registro al banco de memoria.

MULTIPROCESO- MEMORIA CACHE• SISD o secuencia única de instrucciones y datos (Single

Instruction, Single Data): una sola secuencia de instrucciones opera sobre una sola secuencia de datos (caso típico de los ordenadores personales).• SIMD o secuencia única de instrucciones y múltiple de

datos (Single Instruction, Multiple Data): una sola secuencia de instrucciones opera, simultáneamente, sobre múltiples secuencias de datos (array processors).• MISD o múltiples secuencias de instrucciones y única de

datos (Multiple Instruction, Single Data): múltiples secuencias de instrucciones operan, simultáneamente, sobre una sola secuencia de datos (sin implementaciones útiles actualmente).• MIMD o múltiples secuencias de instrucciones y datos

(Multiple Instruction, Multiple Data): múltiples secuencias de instrucciones operan, simultáneamente, sobre múltiples secuencias de datos.

VENTAJAS

• La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. • RISC ha alcanzado a todos los fabricantes de

semiconductores:AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clónicos.• Utiliza un sistema de direcciones no destructivas en RAM.• La CPU trabaja más rápido al utilizar menos ciclos de reloj para

ejecutar instrucciones.