Arquitectura de Computadores I Interfaz de Entrada/Salida.
-
Upload
ercilia-anzures -
Category
Documents
-
view
9 -
download
1
Transcript of Arquitectura de Computadores I Interfaz de Entrada/Salida.
![Page 1: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/1.jpg)
Arquitectura de Computadores I
Interfaz de Entrada/Salida
![Page 2: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/2.jpg)
Interfaz de Entrada/Salida
• Arquitectura
![Page 3: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/3.jpg)
Interfaz Entrada/Salida
Dos objetivos fundamentales:
-Mejorar el ancho de banda
-Mejorar la cantidad de operaciones I/O por unidad de tiempo.
![Page 4: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/4.jpg)
Diversidad en los dispositivos I/O
• Función
• Interfaz
• Taza de transferencia
![Page 5: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/5.jpg)
Diversidad en los dispositivos I/O
El ratónEl ratón
Initialposition
of mouse+20 in X– 20 in X
+20 in Y+20 in Y+20 in X
+20 in Y– 20 in X
– 20 in Y– 20 in Y+20 in X
– 20 in Y– 20 in X
![Page 6: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/6.jpg)
Diversidad en los dispositivos I/O
Discos Discos magnéticosmagnéticos
Platter
Track
Platters
Sectors
Tracks
![Page 7: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/7.jpg)
Diversidad en los dispositivos I/O
Redes de Redes de cómputocómputo
• RS232• LAN• ARPANET
![Page 8: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/8.jpg)
Interfaz de Entrada/Salida
• Buses– Un bus es un camino eléctrico
común entre varios dispositivos.– Internos o Externos a la CPU
![Page 9: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/9.jpg)
Interfaz de Entrada/Salida
• Buses
![Page 10: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/10.jpg)
Interfaz Entrada Salida
• Una operación de salida
![Page 11: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/11.jpg)
Interfaz Entrada Salida
• Una operación de entrada
![Page 12: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/12.jpg)
Interfaz de Entrada/Salida
Processor MemoryBackplane bus
a. I/O devices
Processor MemoryProcessor-memory bus
b.
Busadapter
Busadapter
I/Obus
I/Obus
Busadapter
I/Obus
Processor MemoryProcessor-memory bus
c.
Busadapter
Backplanebus
Busadapter
I/O bus
Busadapter
I/O bus
![Page 13: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/13.jpg)
Interfaz de Entrada/Salida
• Buses– Transporte de Información– Coordinación de Actividades– Interfaz Estándar
![Page 14: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/14.jpg)
Interfaz de Entrada/Salida
• Buses– Transporte de Información
• Ancho de Banda– width/txfer * txfers/sec (Mbytes/sec
• Velocidad• Direccionamiento• Latencia
![Page 15: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/15.jpg)
Interfaz de Entrada/Salida
• Buses– Coordinación de Actividades
• Compartir Recursos• Prioridad y Arbitraje• Síncrono / Asíncrono
– Interfaz Estándar• Diferentes fabricantes
![Page 16: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/16.jpg)
Interfaz de Entrada/Salida
• Buses– Interfaz Eléctrica
• Voltajes de operación• Temporización• Fan-out/in• Longitud
– Protocolo• Reglas de Operación
![Page 17: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/17.jpg)
Interfaz de Entrada/Salida
• Buses– Física
![Page 18: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/18.jpg)
Interfaz de Entrada/Salida
• Buses– Física
![Page 19: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/19.jpg)
Interfaz de Entrada/Salida
• Buses– Retardos y Skew (asimetría)
![Page 20: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/20.jpg)
Interfaz de Entrada/Salida
• Buses– Temporización
• Síncrono• Asíncrono
![Page 21: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/21.jpg)
Interfaz de Entrada/Salida
• Buses– Buses Síncronos
![Page 22: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/22.jpg)
Interfaz de Entrada/Salida
• Buses– Buses Síncronos
![Page 23: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/23.jpg)
Interfaz de Entrada/Salida
• Buses– Buses Síncronos
![Page 24: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/24.jpg)
Interfaz de Entrada/Salida
• Buses– Buses Asíncronos
• Handshake lines
![Page 25: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/25.jpg)
Interfaz de Entrada/Salida
• Buses– Buses Asíncronos
DataRdy
Ack
Data
ReadReq 13
4
57
642 2
![Page 26: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/26.jpg)
Interfaz de Entrada/Salida
• Buses– Buses
Asíncronos1
Record fromdata linesand assert
Ack
ReadReq
ReadReq________
ReadReq
ReadReq
3, 4Drop Ack;
put memorydata on datalines; assert
DataRdy
Ack
Ack
6Release data
lines andDataRdy
________
___
Memory
2Release data
lines; deassertReadReq
Ack
DataRdy
DataRdy
5Read memorydata from data
lines;assert Ack
DataRdy
DataRdy
7Deassert Ack
I/O device
Put addresson data
lines; assertReadReq
________
Ack___
________
New I/O request
New I/O request
![Page 27: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/27.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje
![Page 28: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/28.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje
• Polling• Prioridad• Daisy Chaining• Mix
![Page 29: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/29.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje: Polling
Terminals
BusCENTRALUNIT
![Page 30: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/30.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje: Prioridad
*Priority Encoder
![Page 31: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/31.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje: Daisy Chaining
![Page 32: Arquitectura de Computadores I Interfaz de Entrada/Salida.](https://reader030.fdocuments.mx/reader030/viewer/2022013011/54e004764a79595b298b53fd/html5/thumbnails/32.jpg)
Interfaz de Entrada/Salida
• Buses– Arbitraje: Esquema Distribuido