5. DISEÑO DEL...

PROYECTO SEDA Página: 43/134

5. DISEÑO DEL PREAMPLIFICADOR

Con el deseo de cumplir con los requisitos impuestos por el sistema de detección espacial, el preamplificador ha sido diseñado teniendo en cuenta tres parámetros: la ganancia, el tiempo de subida-bajada a la salida (“tiempo de shaper o ancho de banda del shaper”) y la relación señal a ruido (SNR). La ganancia se ajusta en el segundo bloque que compone el preamplificador tras el bloque de protección, el amplificador de transimpedancia (TIA), mientras que el tiempo de subida-bajada se modifica en el bloque de conformado de señal conocido como “shaper” que va justo detrás del amplificador de transimpedancia. La SNR es un parámetro muy importante en el diseño de todos los bloques que componen el preamplificador, aunque también depende del tipo y longitud del cable que se utilice para conectar el detector y el preamplificador, además de otros condicionantes externos.

El hecho de realizar un preamplificador basado en amplificadores de transimpedancia y “shaper”, y no un preamplificador de carga basado en integradores, se debe al conocimiento de estudios anteriores realizados en “Rice University”, Houston, Estados Unidos [17] y por ingenieros de CEA-Saclay, entre otros. En el año 2008, estos últimos desarrollaron el preamplificador “KBTD” utilizando un TIA y un “shaper” para conseguir los objetivos de ganancia, SNR y, sobre todo, para evitar el solapamiento en la detección de dos partículas consecutivas como suele ocurrir con los amplificadores de carga. Sin embargo, la PCB desarrollada del preamplificador “KBTD” no ha funcionado correctamente dentro del sistema de detección espacial debido a distintos problemas en el diseño del “layout” de su PCB, principalmente.

Gracias a la vinculación existente entre el CNA y CEA-Saclay, la investigación y diseño del preamplificador SEDA ha partido de los estudios anteriormente realizados por los ingenieros de CEA-Saclay para el desarrollo de “KBTD”. En la Fig. 5.0 puede apreciarse el esquemático de este preamplificador para un único canal.

En resumen, este capítulo 5 refleja el diseño final de un circuito preamplificador resultado de una investigación pormenorizada sobre cada uno de los bloques que lo componen. Para cada uno de estos se han estudiado y simulado distintas alternativas con el software de simulación electrónica NI Multisim 10.1 de National Instruments, siendo las que se desarrollan a continuación las que mejor se adaptan a las necesidades impuestas.


Figura 5.0: Esquemático completo del preamplificador “KBTD” para un único canal.

5.1. ESQUEMÁTICO COMPLETO DEL PREAMPLIFICADOR

En la Fig. 5.1 se puede apreciar el esquemático completo de un único canal del preamplificador SEDA, incluyendo todos los bloques que lo componen: protección, amplificador de transimpedancia (TIA), “shaper”, amplificador con desacoplo de DC, “driver” de línea y comparador.

Como se observa en el esquemático de la Fig. 5.1, para cada canal SEDA tiene dos salidas (una analógica y otra digital) y una entrada, esta última conectada directamente a través de cable de cobre a una pista o hilo de cátodo del detector Mini-SeD.

La salida analógica “OUT” se conecta por cable coaxial a la entrada analógica del QDC, que se encarga de realizar la digitalización e integración de la señal que llega de ésta con el fin de obtener un valor proporcional a la carga inducida a la salida de esa pista o hilo del detector. Una vez conocidos los valores de carga en cada una de las pistas o hilos (los cuales son perpendiculares entre sí formando un mallado de 2D) se puede aproximar la posición (X, Y) de detección de la partícula a partir del valor de carga máxima de las 32 pistas (eje X) y el valor de carga máxima de los 32 hilos (eje Y).


Figura 5.1: Esquemático completo del preamplificador SEDA para un único canal.

La salida digital “DIG_OUT” es una señal de tipo TTL que indica a un circuito comercial, conocido como generador de ventana, cuando debe generar un pulso de duración 200ns que activará al QDC para que integre la señal de cada salida analógica de SEDA sólo durante ese periodo de actividad.

A continuación se desarrolla en profundidad cada uno de los bloques que componen el preamplificador SEDA.

5.2. CONEXIONADO DETECTOR-PREAMPLIFICADOR

El cátodo del detector Mini-SeD está formado por 32 strips de cobre sobre aislante de material FR4 (material típico de las PCB constituido por capas tejidas de fibra de vidrio impregnadas con resina epoxi) y, por otro lado, de 32 hilos de tungsteno de 50μm de diámetro bajo la influencia de gas isobutano. Las strips tienen unas dimensiones de 70mm x 2.54mm x 35μm (Largo x Ancho x Profundidad) por lo que cada strip presenta una resistencia del orden de 15mΩ ya que la resistividad (ρ) del cobre es 1.71·10-8Ω·m.


Largo 13.46mΩAncho×Profundidad

R ρ= ⋅ = (5.1)

La resistencia que ofrece cada strip del Mini-SeD es despreciable al compararla con la resistencia que ofrece el cable que conecta el detector al preamplificador (cable multihilos de cobre tipo plano de 50Ω en el caso de que el preamplificador trabaje fuera de la cámara de vacío, SEDA-OUT), o comparado con la resistencia de entrada del preamplificador en el caso de no utilizar cables para la conexión (10kΩ del amplificador de transimpedancia cuando el preamplificador trabaja dentro de la cámara de vacío, SEDA-IN). Algo similar ocurre con los cátodos formados por hilos de tungsteno si comparamos su resistencia con la del cable a utilizar.

Por otro lado, si calculamos la capacidad que muestran los cátodos del detector, ya que existen capacidades parásitas entre cada strip y sus colindantes separadas por 0.2mm de distancia y conocida la permitividad relativa del FR4 (ξr = 4.8), obtenemos una capacidad parásita de 520.38fF entre cada strip y su strip colindante.

Largo×Profundidad 520.38fFDistancia

Cp o rξ ξ= ⋅ ⋅ = (5.2)

Por lo tanto, también podemos despreciar el valor total de la suma de todas las capacidades parásitas de los cátodos si la comparamos con el valor de capacidad que suelen mostrar los conectores de cobre tipo “pin” del detector Mini-SeD (en torno a 2pF) y/o el cable que conecta el detector al preamplificador (en torno a 80pF/m de capacidad parásita para cables de cobre multihilos de tipo plano, con una longitud de 20cm como mínimo. Véase la Fig. 5.2) en el caso de que el preamplificador trabaje fuera de la cámara de vacío (SEDA-OUT).

Tras algunos cálculos concluimos que, cuando el preamplificador se diseñe dentro de la cámara de vacío (SEDA-IN), supondremos una capacidad parásita a la entrada del preamplificador de 4pF debido a los conectores de cobre más un margen de error. Por otro lado, cuando el preamplificador se diseñe fuera de la cámara de vacío (SEDA-OUT), supondremos una capacidad parásita a la entrada del preamplificador de 30pF, que comprende los 16pF debido a los 20cm de cable de 80pF/m de capacidad, una capacidad de 6pF debido a las tres etapas de conectores (detector-brida-preamplificador) y un alto margen de error (35%) para ponernos en el peor caso. Dichas capacidades parásitas se ubican a la entrada en el esquemático de simulación como puede apreciarse en la Fig. 5.3.


Figura 5.2: Conexionado entre el detector Mini-SED y la brida dentro de la cámara de vacío [3].

Figuras 5.3: Esquemático del modelo de simulación de la capacidad parásita de entrada (enmarcada en color verde) debida al cable para SEDA-OUT (izquierda) y a los conectores para SEDA-IN (derecha).

5.3. BLOQUE DE PROTECCIÓN

El bloque de protección está compuesto, como puede verse en la Fig. 5.4 enmarcado en verde, por un circuito integrado comercial, marca Philips y modelo BAV99, basado en dos diodos inversamente polarizados y por un filtro pasivo RC de paso de alta frecuencia.

Los diodos se encargan de impedir que puedan entrar en el preamplificador tensiones superiores a las de su tensión directa (aproximadamente 1V como se indica en su hoja de catálogo adjuntada en el capítulo 13). Al haber dos diodos inversamente polarizados se impide que pasen tensiones mayores que 1V y menores que -1V, por lo tanto el rango de entrada comprende desde -1V hasta 1V. Cualquier tensión que no esté dentro de ese rango


hará que uno de los dos diodos pase de OFF a ON y limite la tensión a la salida de este bloque a la tensión de directa de los diodos.

Por lo general, las tensiones a la entrada del preamplificador debidas a las corrientes a la salida del cátodo del detector estarán siempre dentro del rango de tensiones de entrada marcado por los diodos, pero gracias a estos se limitarán valores altos de tensión debidos, por ejemplo, a cargas electrostáticas o arcos de muy alta tensión que se produzcan dentro del detector. Estos pueden afectar negativamente e incluso estropear algún componente del preamplificador.

El filtro pasivo RC de paso de alta frecuencia, está formado únicamente por la resistencia de entrada del TIA y un condensador, por lo que constituye un filtro de primer orden que crece a 20dB/dec según aumenta la frecuencia, siendo la frecuencia del cero aproximadamente 158Hz (ajustado con los valores del condensador, 100nF, y conocida la impedancia interna del amplificador de transimpedancia AD8015, 10KΩ).

1 1 158.15Hz2 2 10KΩ 100nF

fcR Cπ π

= = =⋅ ⋅ ⋅ ⋅

(5.3)

El objetivo de este filtro es impedir que tensiones menores a la frecuencia del cero, es decir, básicamente las tensiones en DC como puede ser la tensión en ON de los diodos cuando se produzca una sobretensión o la propia tensión de polarización del detector si se produce un arco entre ánodo y cátodo y no funcionan los diodos de protección, puedan entrar en el preamplificador y deteriorar alguno de sus componentes.

Figura 5.4: Esquemático del bloque de protección (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim. A su izquierda un condensador que emula la capacidad parásita del cableado y a

la derecha el amplificador de transimpedancia AD8015 que veremos en el capítulo 5.5.


Otro objetivo del filtro RC es desacoplar la tensión de polarización de entrada del TIA de la tensión a la entrada de los cátodos, de manera que si la primera está fuera del rango de los diodos estos no se pongan en estado ON afectando al punto de polarización del TIA. Por ejemplo, si la tensión de polarización de entrada del TIA es 3.2V (valor real medido en el laboratorio y mayor que la tensión en ON de los diodos) el condensador de 100nF realizará un desacoplo de DC de manera que el integrado BAV99 sigue en estado OFF respetando el punto de polarización del amplificador de transimpedancia.

Entretanto, las frecuencias superiores a la del cero son amplificadas sin ningún tipo de ganancia (0dB) por parte de este filtro RC. Como veremos en el diseño del “shaper”, la frecuencia de corte del filtro paso de alta de ese bloque será mayor que 158Hz, por lo que no se perderán componentes importantes de la señal debido al filtro pasivo RC de protección.

5.4. CONJUNTO AMPLIFICADOR DE TRANSIMPEDANCIA Y “SHAPER”

En la Fig. 5.5 se puede apreciar el esquemático de los componentes electrónicos que se encargan de la amplificación de la señal rápida con bajo nivel de ruido dentro de SEDA: amplificador de transimpedancia (TIA) y conformador de señal “shaper” [13]. Ambos componentes se basan en amplificadores comerciales, de transimpedancia el primero, y operacionales para formar un filtro de segundo orden (biquad Sallen-Key), el segundo.

Como sabemos, el preamplificador debe diseñarse teniendo en cuenta tres parámetros básicos: la ganancia, el tiempo de subida-bajada a la salida (“tiempo de shaper o ancho de banda del shaper”) y la relación señal a ruido (SNR). La ganancia de conversión de corriente (proveniente del detector) a tensión se ajusta con el amplificador de transimpedancia, mientras que los tiempos de subida y bajada se modifican con el bloque de conformado de señal conocido como “shaper” que trabaja justo detrás del amplificador de transimpedancia. La SNR es un parámetro muy importante en el diseño y nos impone una condición de diseño más a la hora de ajustar la frecuencia superior de corte del “shaper”.

Figura 5.5: Esquema del conjunto amplificador de transimpedancia – “shaper” [13].


5.5. AMPLIFICADOR DE TRANSIMPEDANCIA (TIA)

Se utiliza un amplificador de transimpedancia de Analog Devices modelo AD8015 con 10kΩ de transimpedancia (ganancia de 80dB), ancho de banda de 240MHz y bajo nivel de ruido 3pA/√Hz a la entrada, según su hoja de características técnicas anexada en el capítulo 13.

El objetivo de este componente es conseguir una alta ganancia (transimpedancia) convirtiendo la corriente de entrada que viene de una pista o hilo del cátodo del detector a tensión de salida con los mismos tiempos de subida-bajada que la entrada y con el mínimo ruido posible (véase la Fig. 5.6).

La elección de un amplificador de transimpedancia, en vez de otro tipo de componente de alta ganancia y bajo nivel de ruido, se debe a que éstos se caracterizan por su gran velocidad (ancho de banda). En particular, el AD8015 es capaz de amplificar siguiendo fielmente los tiempos de la señal de entrada que vienen del Mini-SeD ya que puede procesar señales con tiempo de subida-bajada de hasta 1.5ns gracias a su ancho de banda.

Con un tiempo de respuesta como el anterior no habrá problemas de solapamiento si vuelve a llegar corriente al mismo cátodo del Mini-SeD debido a la detección de una nueva partícula en un plazo de tiempo del orden de centenas de nanosegundos (recuérdese que el tiempo de la ventana de integración en el QDC es de 200ns).

Sin embargo, como se verá más adelante, tanto la ganancia como la velocidad del TIA para transformar la corriente en tensión, así como la SNR dependen de la capacidad parásita que éste tenga a su entrada debido al cable o a los conectores que le unen al detector. Esto es debido a que dicha capacidad disminuirá el ancho de banda del circuito según vaya creciendo o, lo que es lo mismo, a medida que el tamaño del cable aumente.

Figura 5.6: Esquemático del bloque amplificador de transimpedancia (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim. A su izquierda el bloque de protección y a su derecha

parte del bloque de conformado de señal “shaper” que veremos en los capítulos 5.6 y 5.7.


En cuanto a las simulaciones del TIA, debido a que no existe el modelo del componente AD8015 en el software NI Multisim, se ha procedido a modelarlo, como puede apreciarse en el esquemático de la Fig. 5.8, a partir de las especificaciones de su hoja de catálogo del fabricante y de la caracterización del dispositivo en el laboratorio de medidas A/D del Instituto de Microelectrónica de Sevilla (IMSE-CNM) mediante un analizador de espectro como puede apreciarse en la Fig. 5.7.

De la hoja de catálogo del AD8015 se han utilizado, para el modelado, parámetros como la resistencia de salida (50Ω), rango de salida diferencial (1Vpp), ancho de banda (240MHz), capacidad de entrada (400fF) o transimpedancia (10kΩ), entre otros.

De la caracterización del integrado AD8015 con el analizador de espectro en el laboratorio se ha obtenido una densidad espectral de ruido a la salida, para bajas frecuencias, de aproximadamente 27nV/√Hz. La validez de este dato se corrobora al calcular la densidad espectral de ruido a la entrada (27nV/√Hz / 10kΩ = 2.7pA/√Hz), cuyo valor es muy próximo al de la hoja de catálogo del fabricante (3pA/√Hz).

Una vez conocidas las densidades espectrales de ruido a bajas frecuencias tanto a la entrada como a la salida, se puede proceder a parametrizar el modelo (Fig. 5.8) con todos los datos obtenidos (hoja de catálogo y laboratorio) con el objetivo de obtener la ganancia en función de la frecuencia (diagrama de bode) y la curva de densidad espectral de ruido a la salida para todo el espectro de frecuencias del AD8015.

Figura 5.7: Caracterización del circuito integrado AD8015 en el laboratorio de medidas A/D del IMSE-CNM.

El diagrama de bode se puede apreciar en la Fig. 5.9. En ésta se observa un filtro paso de baja de 80dB (10kΩ) de ganancia a bajas frecuencias y un ancho de banda de 3dB de aproximadamente 240MHz. Ambos datos coinciden con los del fabricante del circuito integrado.

En cuanto a la densidad espectral de ruido a la salida, en la Fig. 5.10 se observa que el pico de máximo ruido se encuentra a aproximadamente 164.68MHz con una densidad espectral de ruido en torno a 53.66nV/√Hz a dicha frecuencia, mientras que la densidad espectral a bajas frecuencias es de 27nV/√Hz como se requería.


Figura 5.8: Modelo parametrizado de simulación eléctrica del AD8015 en NI Multisim.

Figura 5.9: Diagrama de Bode del modelo parametrizado del AD8015 de la Fig. 5.8 tras la simulación en frecuencia con NI Multisim.

Sin embargo, como se ha mencionado anteriormente, el ancho de banda y la densidad espectral de ruido a la salida del TIA dependen de la capacidad parásita que el preamplificador, o el TIA, tiene a su entrada. Se ha realizado un estudio para los dos casos que estamos tratando: capacidad parásita de 4pF debido a conectores (preamplificador conectado directamente al detector Mini-SeD dentro de la cámara de vacío, SEDA-IN) y capacidad parásita de aproximadamente 30pF debido al cable (preamplificador fuera de la cámara de vacío, SEDA-OUT).


Figura 5.10: Densidad espectral de ruido del modelo parametrizado del AD8015 simulado con NI Multisim.

Las simulaciones para el caso del preamplificador dentro de la cámara de vacío, SEDA-IN, como pueden apreciarse en las Fig. 5.11, 5.12 y 5.13, muestran que cuando el preamplificador tiene una capacidad parásita de 4pF a la entrada, el ancho de banda se reduce de 240MHz a 87.76MHz. Por otro lado, la densidad espectral de ruido muestra un pico de 336.15nV/√Hz a la frecuencia de 63.3MHz, en vez de 53.66nV/√Hz a los 164.68MHz que resultaba cuando no había ninguna capacidad parásita a la entrada.

Figura 5.11: Esquemático con NI Multisim del sistema del sistema preampificador hasta el TIA modelado. Incluye una fuente de corriente que emula al detector y un condensador que hace las veces de la capacidad

parásita debida al conexionado (en este caso, SEDA-IN, de valor 4pF debido a los conectores)


Figura 5.12: Diagrama de Bode tras la simulación con NI Multisim del esquemático de la Fig. 5.11.

Figura 5.13: Densidad espectral de ruido tras la simulación con NI Multisim del esquemático de la Fig. 5.11.

Las simulaciones para el caso del preamplificador fuera de la cámara de vacío, SEDA-OUT, como pueden apreciarse en las Fig. 5.14, 5.15 y 5.16, muestran que cuando el preamplificador tiene una capacidad parásita de 30pF a la entrada, el ancho de banda se reduce de 240MHz a 32.7MHz. Por otro lado, la densidad espectral de ruido muestra un pico de 695nV/√Hz a la frecuencia de 22.54MHz en vez de 53.66nV/√Hz a los 164.68MHz que resultaba cuando no había ninguna capacidad parásita a la entrada.


Figura 5.14: Esquemático con NI Multisim del sistema del sistema preampificador hasta el TIA modelado. Incluye una fuente de corriente que emula al detector y un condensador que hace las veces de la capacidad parásita debida al conexionado (en este caso, SEDA-OUT, de valor 30pF debido a conectores y cableado)

Figura 5.15: Diagrama de Bode tras la simulación con NI Multisim del esquemático de la Fig. 5.14.

En la Tabla 5.17 se muestra una comparativa de las características del amplificador de transimpedancia AD8015 a la salida para una capacidad parásita a la entrada de 0pF, 4pF y 30pF.


Figura 5.16: Densidad espectral de ruido tras la simulación con NI Multisim del esquemático de la Fig. 5.14.

Tabla 5.17: Características del TIA AD8015 a su salida según la capacidad parásita a la entrada.

Veamos ahora un análisis transitorio para distintos valores de capacidades parásitas a la entrada (0pF, 4pF y 30pF). Con este análisis comprobamos como varía la tensión con respecto al tiempo a la salida del TIA cuando a la entrada tenemos una fuente de corriente de 23μA de pico y 10ns de tiempo de subida y de bajada, y un periodo de 1μs (con estos valores dicha fuente intenta emular una posible corriente de salida de una pista/hilo de cátodo del Mini-SeD cuando está realizando la detección espacial de un haz de un millón de partículas por segundo).

En la Fig. 5.18 se puede apreciar la variación de tensión a la salida cuando tenemos una capacidad parásita a la entrada de 4pF (azul), 30pF (verde) y 0pF (rojo). Los resultados más importantes de este análisis se resumen en la Tabla 5.19.

Interpretando la Tabla 5.19 se observa que para el diseño de SEDA-OUT (capacidad parásita de 30pF), se obtiene un tiempo total a la salida del “shaper” – conocido como tiempo de conformado – de 195ns. Este valor es algo menor al tiempo máximo definido para que no haya solapamiento con la excitación debida a la llegada de otra partícula sobre el mismo canal a preamplificar. Para evitar este fenómeno de solapamiento u “overlaping” se debe limitar el tiempo de conformado a un valor máximo igual al del tiempo de la ventana de integración del QDC (200ns).

Cp BW DENSIDAD

RUIDO ( 0Hz ) FREC. DE RUIDO

30nv/√Hz PICO DE RUIDO

FREC. DE PICO

RUIDO TOTAL SALIDA ( 0 a 10GHz)

0pF 240MHz 27nv/√Hz 35.48MHz 53.66nv/√Hz 164.68MHz 1.03mV 4pF 87.76MHz 27nv/√Hz 4.07MHz 336.15nv/√Hz 63.3MHz 2.31mV

30pF 32.7MHz 27nv/√Hz 0.622MHz 695nv/√Hz 22.54MHz 3.35mV


Por otro lado, el valor de SNR a la salida del TIA para este mismo diseño con 30pF de capacidad parásita nos da un margen de 4.77dB sobre los 30dB de relación señal a ruido que, como mínimo, debe tener un sistema preamplificador como el que deseamos desarrollar.

Con estos indicadores, sabemos que debe tenerse especial cuidado a la hora de diseñar el “shaper”, sobre todo para el caso en el que el preamplificador trabaje fuera de la cámara de vacío.

En el caso del diseño dentro de la cámara de vacío, se tienen unas especificaciones más relajadas de SNR y tiempo total debido a la excitación de una partícula. Sin embargo, los tiempos de subida y de bajada deberán ser conformados por el “shaper” para que sean mayores y así las señales puedan ser procesadas correctamente en el QDC.

En los apartados 5.6 y 5.7 se realiza el diseño óptimo del conformado de señal “shaper” para cada uno de los preamplificadores a desarrollar: dentro de la cámara de vacío (SEDA-IN) y fuera de ésta (SEDA-OUT), respectivamente.

Figura 5.18: Señal a la salida del TIA tras realizar un análisis transitorio sobre el esquemático de la Fig. 5.11 con distintos valores de capacidad parásita de entrada (0pF en color verde, 4pF en azul y 30pF en rojo).

Tabla 5.19: Características de la señal a la salida del AD9015 según la capacidad parásita que vea a su entrada.

Cp TENSIÓN DE PICO

TIEMPO DE BAJADA

TIEMPO DE SUBIDA

TIEMPO TOTAL

RUIDO TOTAL SALIDA ( 0 a 10 GHz) SNR

0pF 223.5mV 12ns 11ns 27ns 1.03mV 46.72dB 4pF 260.4mV 13.2ns 12ns 90ns 2.31mV 41dB

30pF 183.5mV 23ns 24ns 195ns 3.35mV 34.77dB


5.6. “SHAPER”. CONFORMADO DE SEÑAL EN SEDA-IN

Una vez amplificada y convertida la señal de corriente a la entrada del preamplificador a señal de tensión a la salida del TIA, se debe hacer un conformado de señal para conseguir que dicha tensión perdure durante el tiempo suficiente para ser digitalizada e integrada por el QDC. Como se ha visto en los puntos 4.2 y 4.4, el tiempo de subida o bajada mínimo (2ns) está determinado por la velocidad de conversión del QDC, mientras que el tiempo máximo será los 200ns que dura la ventana de integración. Con este límite superior se garantiza que a penas haya solapamiento en la detección de dos partículas consecutivas cuando tengamos un haz de 1 millón de partículas por segundo (tiempo medio de llegada 1μs) excitando al detector.

Como también se verá durante el diseño en el apartado 5.6.3, la elección del tiempo de “shaper” influye en la relación señal a ruido, por lo que hay que encontrar una relación de compromiso entre ambos.

Para conseguir el tiempo de “shaper” deseado se utiliza, en primer lugar, una red pasiva RC a modo filtro paso de alta frecuencia (HPF) y, en segundo lugar, dos amplificadores operacionales de los tres que componen el circuito integrado de National Semiconductor LMH6733, como se muestra en la Fig. 5.20. El primero de los amplificadores operacionales se configura como “buffer”, mientras que el segundo trabaja a modo de filtro paso de baja frecuencia (LPF) de segundo orden, tipo biquad. El hecho de que se diseñe como biquad tiene como fin obtener una pendiente de caída en la ganancia del filtro de 40dB por década, lo que se traducirá en una reducción notable del nivel de ruido contribuyente a altas frecuencias que no son de interés y, por tanto, mejora la relación señal a ruido.

Figura 5.20: Esquemático del bloque de conformado de señal “shaper” (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim. A su izquierda el TIA y a su derecha el amplificador

inversor con desacoplo de DC que veremos en el capítulo 5.8.


Los tres amplificadores operacionales que componen el LMH6733, como indica la hoja de características técnicas de este circuito integrado anexada en el capítulo 13, tienen un ancho de banda de 1GHz (aunque el ancho de banda final del “shaper” vendrá dado por el filtro paso de baja diseñado para obtener el tiempo de conformado óptimo), ganancia de 1dB o 2dB, bajo consumo, “slew rate” de 3750V/μs y un bajo nivel de ruido que apenas influye en el diseño del preamplificador.

Se ha escogido el circuito integrado LMH6733, entre otros aspectos, por tener un ancho de banda más que suficiente para amplificar las señales de 10ns de tiempo de subida y bajada y menor nivel de ruido que otros amplificadores operacionales de las mismas características existentes en el mercado. Sin embargo, en el caso de que el amplificador del “shaper” pudiera no tener muy bajo nivel de ruido no sería un problema siempre que la ganancia de este bloque fuera más pequeña que la del TIA. Esto se debe a que en los sistemas de amplificación de varias etapas, como es nuestro caso, cuando la ganancia de la primera etapa es mucho mayor que la ganancia de cada una de las demás etapas, la aportación de ruido de las otras es despreciable. En nuestro caso el TIA tiene una ganancia de 80dB frente a los 0dB del “shaper”, por lo que el ruido proporcionado por este último bloque es despreciable. Sin embargo, sí es importante la frecuencia de corte del filtro paso de baja del “shaper” ya que, según se escoja ésta, tendremos mayor o menor aportación del ruido a la salida del TIA al ruido total del sistema, y por tanto al ruido total a la salida del preamplificador.

5.6.1. FILTRO RC PASO DE ALTA FRECUENCIA (HPF)

Lo primero que debe tenerse en cuenta a la hora de diseñar este bloque es ajustar el punto de operación, o valor de tensión DC a la salida del TIA (3.7V), a un valor DC a la salida del HPF a diseñar que se encuentre en el centro del rango marcado por los raíles de alimentación del preamplificador (2.5V). Para ello se ha puesto en el esquemático, como puede apreciarse en la Fig. 5.21, una fuente de tensión de referencia de 2.5V. Esta fuente ideal se sustituye por el circuito integrado “tierra virtual” TLE2425ID, basado en reguladores como puede apreciarse en su hoja de catálogo adjuntada en el capítulo 13, que consigue generar 2.5V de DC a su salida a partir de los 5V de alimentación de SEDA.

Por otro lado, se ha realizado un estudio de cómo varía la relación señal a ruido y el tiempo de subida-bajada y de conformado según la frecuencia de corte fc del HPF para una fuente de corriente de 23μA de corriente de pico, 10ns de tiempo de subida, 10ns de tiempo de bajada y 1μs de periodo, considerando una capacidad parásita debida al conexionado detector-preamplificador de 4pF.


Figuras 5.21: Esquemático del filtro RC paso de alta ideal (izquierda) y real (derecha) del bloque de conformado de señal “shaper” del modelo de simulación electrónico de alto nivel con NI Multisim.

Para todos los casos de simulación con las condiciones anteriores, siempre se ha escogido una resistencia de 1kΩ para evitar que la señal a la salida del TIA se sature y éste pueda dar toda la tensión posible (0.5 voltios pico a pico). Este efecto de saturación será menor cuanto mayor sea la diferencia entre el valor de la resistencia del HPF y la resistencia de salida del TIA (50 Ω), con el inconveniente de que a mayor valor de resistencia mayor será el ruido térmico que ésta añadirá al sistema. Debido a esto se ha escogido un valor de compromiso para la resistencia del HPF de 1kΩ.

Por lo tanto, ajustado el valor de la resistencia sólo queda un grado de libertad, el valor del condensador del HPF, para obtener la frecuencia de corte deseada a partir de la ecuación de la frecuencia del cero fc para filtros de primer orden:

12

fcR Cπ

=⋅ ⋅

(5.4)

En la Tabla 5.22 se resumen los resultados de simulación más importantes a la salida del HPF del “shaper” (habiendo pasado antes por el bloque de conexionado o condensador de 4pF en paralelo, el bloque de protección y por el TIA) para distintos valores de frecuencia de corte del filtro.


Tabla 5.22: Tabla de parámetros obtenidos de las simulaciones realizadas con distintas frecuencias del cero en el filtro HPF del “shaper” para el diseño de SEDA-IN (4pF de capacidad parásita de entrada).

FRECUENCIA DEL CERO DEL HPF 10KHz 50KHz 100KHz 200KHz RESISTENCIA 1kΩ 1kΩ 1kΩ 1kΩ

CONDENSADOR 16nF 3.18nF 1.6nF 800pF RUIDO TOTAL a la salida (mV) 1.17 1.17 1.17 1.17

TENSIÓN DE PICO a la salida (mV) 247 247 246 245 SNR (u.n) 211.1111 211.1111 210.2564 209.4017 SNR (dB) 46.49022 46.49022 46.45498 46.4196

TIEMPO DE CONFORMADO (ns) 90 90 85 85 TENSIÓN DC a la salida 2.5 2.5 2.501 2.501

ERROR EN DC con respecto a 2.5V 0mV 0mV 1mV 1mV

De la lectura de los datos de la Tabla 5.22 se obtienen las siguientes conclusiones:

1) El tiempo de subida y bajada siempre es el mismo (25ns en total) para cualquier frecuencia de corte del filtro, por lo que este bloque solo influye en el tiempo total de conformado de la señal. Para cualquier configuración posible del HPF, este tiempo siempre será menor que los 200ns deseados para la ventana de integración.

2) Es importante el empleo del filtro paso de alta para que la tensión en DC a la salida esté en el centro de los raíles (2.5V) y para eliminar el error de “offset” a la salida del TIA.

3) El ruido total a la salida a penas varía de 1.17mV cuando la frecuencia de corte del HPF se mueve entre 10KHz y 200 KHz. Si que disminuirá para filtros con frecuencias de corte mayores (eliminando componentes de la densidad espectral de ruido del TIA) pero esto eliminaría componentes importantes de la señal disminuyendo la tensión de pico, por tanto la SNR no aumentaría aunque el ruido disminuyera.

4) Aunque este estudio se ha realizado para una fuente de corriente con 23μA de pico, el estudio de la frecuencia de corte a partir de la SNR óptima es valido para cualquier valor de pico de la fuente de entrada. El diseño del HPF es robusto frente al valor de la corriente de pico a la salida del detector siempre que esta no haga que sature la tensión a la salida del TIA.

5) Se elige 50KHz como frecuencia de corte ya que es el valor más alto de frecuencia para el cual apenas hay error en DC con respecto a 2.5V y aún no empieza a disminuir la SNR. De este modo aseguraremos que, al ser un valor de frecuencia alto, el ruido flicker no afecte a nuestra señal.

6) Por lo tanto, el filtro paso de alta está compuesto por una resistencia de 1kΩ y un condensador de 3.18nF.


En la Fig. 5.23 se aprecia el diagrama de Bode o respuesta en frecuencia del filtro paso de alta diseñado. En ella se indica el valor de la frecuencia del cero, de -3dB de ganancia, que resulta a la frecuencia de 50KHz, como se deseaba.

Figura 5.23: Simulación en frecuencia del HPF del “shaper” diseñado con frecuencia de corte 50KHz.

5.6.2. “BUFFER”

El objetivo de este bloque es dejar pasar la señal tal cual a la salida del HPF, es decir, no amplificar ni eliminar componentes de frecuencia, y aislar el HPF del filtro paso de baja. Se ha elegido el amplificador operacional LMH6733. Este circuito integra varios amplificadores operacionales, uno se utiliza como “buffer” y otro se utilizará en el biquad del LPF para el cual el LMH6733 es óptimo. La configuración de este amplificador como “buffer” encuentra su punto de mayor estabilidad con una resistencia de realimentación negativa de valor 324Ω como puede apreciarse en el esquemático de la Fig. 5.24, siendo el valor DC a la entrada del “buffer” de 2.5V.

En la Fig. 5.25 puede observarse su diagrama de Bode donde se aprecia que el ancho de banda del “buffer” es aproximadamente 1.16GHz, valor mucho mayor que el ancho de banda del TIA (240MHz), por lo que dejará pasar toda la señal dentro del espectro con una ganancia de 0dB.


Figura 5.24: Esquemático del “buffer” que se encuentra entre el filtro RC paso de alta (punto 5.6.1) y el filtro Biquad paso de baja (punto 5.6.3) dentro del bloque “shaper” del modelo de simulación de alto nivel.

Figura 5.25: Simulación en frecuencia con NI Multisim del “buffer” comprendido dentro del bloque de conformado de señal “shaper”.


5.6.3. BIQUAD SALLEN-KEY PASO DE BAJA FRECUENCIA (LPF)

Como hemos comentado anteriormente, la elección del tiempo de “shaper” (frecuencia de corte del filtro paso de baja) influye notablemente en la relación señal a ruido. El objetivo de este bloque es conformar la señal de manera que tenga un tiempo de subida y bajada lo suficientemente grande para que el QDC pueda integrarlo (con un máximo de 200ns que corresponde con la ventana de integración) y que la SNR sea lo mayor posible teniendo en cuenta la densidad espectral de ruido del TIA.

Se ha diseñado un filtro paso de baja frecuencia del tipo biquad Sallen-Key de segundo orden con el fin obtener una pendiente de caída en la ganancia del filtro de 40dB por década, lo que se significa una reducción notable del nivel de ruido que añade el TIA a frecuencias que no son de interés y, por tanto, una mejora en la relación señal a ruido del preamplificador.

Basándonos en todo lo anterior, se ha realizado un conjunto de simulaciones para ver cómo varía la relación señal a ruido y el tiempo de subida y bajada según la frecuencia de corte del LPF para una fuente de corriente de 23μA de pico de corriente, 10ns de tiempo de subida, 10ns de tiempo de bajada y 1μs de periodo, considerando una capacidad parásita debida al conexionado detector-preamplificador de 4pF.

En la Tabla 5.26 se resumen los resultados de las simulaciones más importantes a la salida del LPF del “shaper” (habiendo pasado antes por el bloque de conexionado, protección, por el TIA y por el HPF del “shaper”) para distintos valores de frecuencia de corte del filtro:

Tabla 5.26: Tabla de parámetros obtenidos de las simulaciones realizadas con distintos valores de frecuencia superior de corte en el filtro biquad LPF del “shaper” para el diseño de SEDA-IN.

FRECUENCIA DE CORTE DEL LPF 10MHz 20MHz 25MHz 30MHz 35MHz 40MHz RUIDO TOTAL a la salida (mV) 1.152 1.113 1.104 1.107 1.121 1.147

TENSIÓN DE PICO a la salida (mV) 44.63 86.83 105 121 134 146 SNR (u.n) 38.74132 78.01438 95.1087 109.3044 119.5361 127.2886SNR (dB) 31.76349 37.84349 39.5644 40.77275 41.54998 42.09579

TIEMPO DE SUBIDA + BAJADA (ns) 125 70 63 54 48 45 TIEMPO DE CONFORMADO (ns) 190 107 92 86 72 67

ERROR EN DC con respecto a 2.5V (mV) 35 37 35 36 35 35


1) El LPF con frecuencia de polo 40MHz da la mayor SNR a la salida, sin embargo el tiempo de subida más bajada de 45ns es demasiado pequeño y puede que el QDC tenga problemas para integrar la señal.


2) El LPF de 10MHz conforma la señal de manera óptima, siendo el tiempo de subida más bajada de 125ns. Sin embargo, la relación señal a ruido será de poco más de 31dB.

3) Los filtros en torno a 20-30MHz conforman bastante bien la señal y tienen buena relación señal a ruido.

4) Aunque este estudio se ha realizado para una fuente de corriente con 23μA de pico, el estudio de la frecuencia de corte a partir de la SNR óptima es valido para cualquier valor de pico de la fuente de entrada. El diseño del LPF es robusto frente al valor de la corriente de pico a la salida del detector siempre que esta no haga que sature la tensión a la salida del TIA.

5) Se elige 25MHz como frecuencia de corte ya que tiene un valor de SNR cercano al máximo y conforma la señal algo más del doble (aproximadamente 63ns de tiempo de subida y bajada) del tiempo que tenía a la entrada.

Las siguientes ecuaciones describen el funcionamiento como filtro paso de baja frecuencia del biquad Sallen-key en función de los elementos pasivos que lo componen, siendo fc la frecuencia superior de corte del filtro y Q su factor de calidad:

(5.5)

(5.6)

Basándonos en (5.5) y (5.6), se han obtenido los valores ideales de las resistencias y condensadores que configuran el amplificador operacional como biquad Sallen-Key paso de baja con distintos valores de frecuencia superior de corte. Dichos valores se indican en la Tabla 5.27.

Por otro lado, en la Fig. 5.28 se aprecia el esquemático del filtro paso de baja biquad Sallen-key con frecuencia superior de corte 25MHz, cuyo valor es óptimo para el diseño de SEDA-IN.


Tabla 5.27: Valores de los componentes del biquad Sallen-key según la frecuencia superior de corte del LPF.

BIQUAD SALLEN-KEY 5MHz 7.5MHz 10MHz 15MHz 20MHz 25MHz 30MHz 35MHz 40MHzR1 (Ω) 330 340 340 324 316 388 316 332 352R2 (Ω) 3.92K 3.4K 3.3K 3.3K 3.52K 3.4K 3.52K 3.32K 3.2KRf (Ω) 324 324 324 324 324 324 324 324 324

C1 (pF) 130 82 62 43 33 22 22 18 15C2 (pF) 12 9 7 4.7 3.3 2.7 2.2 2 1.8

Figura 5.28: Esquemático del filtro paso de baja biquad Sallen-key con frecuencia superior de corte de 25MHz.

En la Fig. 5.29 puede observarse el diagrama de Bode del LPF escogido para SEDA-IN donde se aprecia que el ancho de banda es aproximadamente 25MHz y que, a partir de esa frecuencia, la ganancia disminuye a razón de 40dB por década.

Figura 5.29: Simulación en frecuencia del LPF biquad Sallen-key (frecuencia de corte 25MHz).


5.6.4. “SHAPER” COMPLETO.

Una vez conocidos los bloques que componen el “shaper” por separado, es necesario conocer como trabaja el sistema completo de conformado de señal. Se han realizado distintos tipos de simulaciones para conocer la respuesta temporal y en frecuencia a la salida del “shaper” cuando a la entrada del preamplificador (diseñado para estar dentro de la cámara de vacío, SEDA-IN) se tiene una fuente de corriente de 23μA de pico, 10ns de tiempo de subida y bajada, y 1μs de tiempo medio de llegada de partículas. La intensidad que sale de dicha fuente de corriente, que emula la corriente que saldría por una pista o hilo de cátodo del detector Mini-SeD, pasa por el bloque de conexionado de 4pF de capacidad parásita, el bloque de protección, el TIA y el “shaper” (HPF, “buffer” y biquad Sallen-key LPF ajustado a 25MHz), como puede apreciarse en la Fig. 5.30.

En primer lugar veamos la respuesta en frecuencia de dicho sistema. Se puede apreciar en la Fig. 5.31 el diagrama de Bode a la salida del TIA (verde), a la salida de HPF (azul) y a la salida del LPF del “shaper” (rojo). Este último caso coincide con la salida del “shaper” completo y se observa que tiene un cero a la frecuencia diseñada con el HPF, un polo doble a la frecuencia diseñada con el LPF a partir del cual la ganancia baja a 40dB/dec y una ganancia de 80dB para las frecuencias comprendidas dentro del ancho de banda del “shaper”, es decir, entre la frecuencia del cero (50KHz) y la del polo doble (25MHz).

En segundo lugar se ha realizado un análisis transitorio de dicho sistema. Se puede apreciar en la Fig. 5.32 la respuesta temporal a la salida del TIA (azul), a la salida de HPF (rojo) y a la salida del LPF del “shaper” (verde).

Figura 5.30: Esquemático del sistema preamplificador hasta el “shaper” del modelo de simulación electrónico de alto nivel con NI Multisim.


Figura 5.31: Respuesta en frecuencia con NI Multisim del sistema de la Fig. 5.30.

Figura 5.32: Análisis transitorio con NI Multisim del sistema de la Fig. 5.30.


La salida del “shaper”, como se observa en color verde en la Fig. 5.33, tiene un valor en DC de 2.46V (no es exactamente 2.5V debido a los errores de “offset” de los amplificadores operacionales LMH6733), una tensión de pico de 105mV con respecto al valor de DC, un tiempo de subida de 24ns, un tiempo de bajada de 40ns y un tiempo total de conformado de aproximadamente 92ns.

Figura 5.33: Zoom sobre el análisis transitorio con NI Multisim de la Fig. 5.32.

Tras la realización de una última simulación, en este caso un análisis del ruido total a la salida del “shaper”, obtenemos un valor de potencia de ruido de 1.2188μV2, o lo que es lo mismo, una señal de ruido eficaz de 1.104mV. Por lo tanto, la relación señal a ruido del sistema completo será:

105mV 95.10u.n. 39.56dB1.104mV

SNR = = ≡ (5.7)


5.7. “SHAPER”. CONFORMADO DE SEÑAL EN SEDA-OUT

Una vez amplificada y convertida la señal de corriente a la entrada del preamplificador a señal de tensión a la salida del TIA, se debe hacer un conformado de señal para conseguir que dicha tensión perdure durante el tiempo suficiente para ser digitalizada e integrada por el QDC. Como se ha visto en los puntos 4.2 y 4.4, el tiempo de subida o bajada mínimo (2ns) está determinado por la velocidad de conversión del QDC, mientras que el tiempo máximo será los 200ns que dura la ventana de integración. Con este límite superior se garantiza que a penas haya solapamiento en la detección de dos partículas consecutivas cuando tengamos un haz de 1 millón de partículas por segundo (tiempo medio de llegada 1μs) excitando al detector.

Como también se verá durante el diseño en el apartado 5.7.3, la elección del tiempo de “shaper” influye en la relación señal a ruido, por lo que hay que encontrar una relación de compromiso entre ambos.

Para conseguir el tiempo de “shaper” deseado utilizamos, en primer lugar, una red pasiva RC a modo filtro paso de alta frecuencia (HPF) y, en segundo lugar, dos amplificadores operacionales de los tres que componen el circuito integrado de National Semiconductor LMH6733, como se muestra en la Fig. 5.34. El primero de los amplificadores operacionales se configura como “buffer”, mientras que el segundo trabaja a modo de filtro paso de baja frecuencia (LPF) de segundo orden, tipo biquad. El hecho de que se diseñe como biquad tiene como fin obtener una pendiente de caída en la ganancia del filtro de 40dB por década, lo que se traduce en una reducción notable del nivel de ruido contribuyente a altas frecuencias que no son de interés y por tanto mejorará la relación señal a ruido.

Figura 5.34: Esquemático del bloque de conformado de señal “shaper” (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim. A su izquierda el TIA y a su derecha el amplificador

inversor con desacoplo de DC que veremos en el capítulo 5.8.


Los tres amplificadores operacionales que componen el LMH6733, como indica la hoja de características técnicas de este circuito integrado anexada en el capítulo 13, tienen un ancho de banda de 1GHz (aunque el ancho de banda final del “shaper” vendrá dado por el filtro paso de baja diseñado para obtener el tiempo de “shaper” óptimo), ganancia de 1 o 2dB, bajo consumo, “slew rate” de 3750V/μs y un nivel de ruido que no influirá en el diseño del preamplificador.

Se ha escogido el circuito integrado LMH6733, entre otros aspectos, por tener un ancho de banda más que suficiente para amplificar las señales de 10ns de tiempo de subida y bajada y menor nivel de ruido que otros amplificadores operacionales de las mismas características existentes en el mercado. Sin embargo, en el caso de que el amplificador del “shaper” pudiera no tener muy bajo nivel de ruido no sería un problema siempre que la ganancia de este bloque fuera más pequeña que la del TIA. Esto se debe a que en los sistemas de amplificación de varias etapas, como es nuestro caso, cuando la ganancia de la primera etapa es mucho mayor que la ganancia de cada una de las demás etapas, la aportación de ruido de las otras es despreciable. En nuestro caso el TIA tiene una ganancia de 80dB frente a los 0dB del “shaper”, por lo que el ruido proporcionado por este último bloque es despreciable. Sin embargo, sí es importante la frecuencia de corte del filtro paso de baja del “shaper” ya que, según se escoja ésta, tendremos mayor o menor aportación del ruido a la salida del TIA al ruido total del sistema, y por tanto al ruido total a la salida del preamplificador.

5.7.1. FILTRO RC PASO DE ALTA FRECUENCIA (HPF)

Lo primero que debe tenerse en cuenta a la hora de diseñar este bloque es ajustar el punto de operación, o valor de la tensión DC a la salida del TIA (3.7V), a un valor DC a la salida del filtro HPF a diseñar que se encuentre en el centro del rango marcado por los raíles de alimentación del preamplificador (2.5V). Para ello se ha puesto en el esquemático, como puede apreciarse en la Fig. 5.35, una fuente de tensión de referencia de 2.5V. Esta fuente ideal se sustituye por el circuito integrado “tierra virtual” TLE2425ID, basado en reguladores como puede apreciarse en su hoja de catálogo adjuntada en el capítulo 13, que consigue generar 2.5V de DC a su salida a partir de los 5V de alimentación de SEDA.

Por otro lado, se ha realizado un estudio de cómo varía la relación señal a ruido y el tiempo de subida-bajada y de conformado según la frecuencia de corte fc del HPF para una fuente de corriente de 23μA de corriente de pico, 10ns de tiempo de subida, 10ns de tiempo de bajada y 1μs de periodo, considerando una capacidad parásita debida al conexionado detector-preamplificador de 30pF.


Figuras 5.35: Esquemático del filtro RC paso de alta ideal (izquierda) y real (derecha) del bloque de conformado de señal “shaper” del modelo de simulación electrónico de alto nivel con NI Multisim.

Para todos los casos de simulación con las condiciones anteriores, siempre se ha escogido una resistencia de 1kΩ para evitar que la señal a la salida del TIA se sature y éste pueda dar toda la tensión posible (0.5 voltios pico a pico). Este efecto de saturación será menor cuanto mayor sea la diferencia entre el valor de la resistencia del HPF y la resistencia de salida del TIA (50 Ω), con el inconveniente de que a mayor valor de resistencia mayor será el ruido térmico que ésta añadirá al sistema. Debido a esto se ha escogido un valor de compromiso para la resistencia del HPF de 1kΩ.

Por lo tanto, ajustado el valor de la resistencia sólo nos queda un grado de libertad, el valor del condensador del HPF, para obtener la frecuencia de corte deseada a partir de la ecuación de la frecuencia del cero fc para filtros de primer orden:

12

fcR Cπ

=⋅ ⋅

(5.8)

En la Tabla 5.36 se resumen los resultados de simulación más importantes a la salida del HPF del “shaper” (habiendo pasado antes por el bloque de conexionado o condensador de 30pF en paralelo, el bloque de protección y por el TIA) para distintos valores de frecuencia de corte del filtro.


Tabla 5.36: Tabla de parámetros obtenidos de las simulaciones realizadas con distintas frecuencias del cero en el filtro HPF del “shaper” para el diseño de SEDA-OUT (30pF de capacidad parásita de entrada).

FRECUENCIA DEL CERO DEL HPF 10KHz 50KHz 100KHz 200KHz RESISTENCIA 1kΩ 1kΩ 1kΩ 1kΩ

CONDENSADOR 16nF 3.18nF 1.6nF 800pF RUIDO TOTAL a la salida (mV) 3.314 3.314 3.314 3.314

TENSIÓN DE PICO a la salida (mV) 174 174 173 173 SNR (u.n) 52.50 52.50 52.20 52.20 SNR (dB) 34.40 34.40 34.35 34.35

TIEMPO DE CONFORMADO (ns) 195 175 170 150 TENSIÓN DC a la salida 2.5 2.5 2.494 2.494

ERROR EN DC con respecto a 2.5V 0mV 0mV 6mV 6mV


1) El tiempo de subida y bajada siempre es el mismo para cualquier frecuencia de corte del filtro, por lo que este bloque solo influye en el tiempo total de conformado de la señal. Para cualquier configuración posible del HPF, este tiempo siempre será menor que los 200ns deseados para la ventana de integración.

2) Es importante el empleo del filtro paso de alta para que la tensión en DC a la salida esté en el centro de los raíles (2.5V) y para eliminar el error de “offset” a la salida del TIA.

3) El ruido total a la salida a penas varía de 3.314mV cuando la frecuencia de corte del HPF se mueve entre 10KHz y 200KHz. Si que disminuirá para filtros con frecuencias de corte mayores (eliminando componentes de la densidad espectral de ruido del TIA) pero esto eliminaría componentes importantes de la señal disminuyendo la tensión de pico, por tanto la SNR no aumentaría aunque el ruido disminuyera.

4) Aunque este estudio se ha realizado para una fuente de corriente con 23μA de pico, el estudio de la frecuencia de corte a partir de la SNR óptima es valido para cualquier valor de pico de la fuente de entrada. El diseño del HPF es robusto frente al valor de la corriente de pico a la salida del detector siempre que esta no haga que sature la tensión a la salida del TIA.

5) Se elige 50KHz como frecuencia de corte ya que es el valor más alto de frecuencia para el cual apenas hay error en DC con respecto a 2.5V y aún no empieza a disminuir la SNR. De este modo aseguraremos que, al ser un valor de frecuencia alto, el ruido flicker no afecte a nuestra señal.

6) Por lo tanto, el filtro paso de alta está compuesto por una resistencia de 1kΩ y un condensador de 3.18nF.


En la Fig. 5.37 se aprecia el diagrama de Bode o respuesta en frecuencia del filtro paso de alta diseñado. En ella se indica el valor de la frecuencia del cero, de -3dB de ganancia, que resulta a la frecuencia de 50KHz, como se deseaba.

Figura 5.37: Simulación en frecuencia del HPF del “shaper” diseñado con frecuencia de corte 50KHz.

5.7.2. “BUFFER”

El objetivo de este bloque es dejar pasar la señal tal cual a la salida del HPF, es decir, no amplificar ni eliminar componentes de frecuencia, y aislar el HPF del filtro paso de baja. Se ha elegido el amplificador operacional LMH6733. Este circuito integra varios amplificadores operacionales, uno se utiliza como “buffer” y otro se utilizará en el biquad del LPF para el cual el LMH6733 es óptimo. La configuración de este amplificador como “buffer” encuentra su punto de mayor estabilidad con una resistencia de realimentación negativa de valor 324Ω como puede apreciarse en el esquemático de la Fig. 5.38, siendo el valor DC a la entrada del “buffer” de 2.5V.

En la Fig. 5.39 puede observarse su diagrama de Bode donde se aprecia que el ancho de banda del “buffer” es aproximadamente 1.16GHz, valor mucho mayor que el ancho de banda del TIA (240MHz), por lo que dejará pasar toda la señal dentro del espectro con una ganancia de 0dB.


Figura 5.38: Esquemático del “buffer” que se encuentra entre el filtro RC paso de alta (punto 5.7.1) y el filtro Biquad paso de baja (punto 5.7.3) dentro del bloque “shaper” del modelo de simulación de alto nivel.

Figura 5.39: Simulación en frecuencia con NI Multisim del “buffer” comprendido dentro del bloque de conformado de señal “shaper”.


5.7.3. BIQUAD SALLEN-KEY PASO DE BAJA FRECUENCIA (LPF)

Como hemos comentado anteriormente, la elección del tiempo de “shaper” (frecuencia de corte del filtro paso de baja) influye notablemente en la relación señal a ruido. El objetivo de este bloque es conformar la señal de manera que tenga un tiempo de subida y bajada lo suficientemente grande para que el QDC pueda integrarlo (con un máximo de 200ns que corresponde con la ventana de integración) y que la SNR sea lo mayor posible teniendo en cuenta la densidad espectral de ruido del TIA.

Se ha diseñado un filtro paso de baja frecuencia del tipo biquad Sallen-Key de segundo orden con el fin obtener una pendiente de caída en la ganancia del filtro de 40dB por década, lo que se significa una reducción notable del nivel de ruido que añade el TIA a frecuencias que no son de interés y, por tanto, una mejora en la relación señal a ruido del preamplificador.

Basándonos en todo lo anterior, se ha realizado un conjunto de simulaciones para ver cómo varía la relación señal a ruido y el tiempo de subida y bajada según la frecuencia de corte del LPF para una fuente de corriente de 23μA de pico de corriente, 10ns de tiempo de subida, 10ns de tiempo de bajada y 1μs de periodo, considerando una capacidad parásita debida al conexionado detector-preamplificador de 30pF.

En la Tabla 5.40 se resumen los resultados de las simulaciones más importantes a la salida del LPF del “shaper” (habiendo pasado antes por el bloque de conexionado, protección, por el TIA y por el HPF del “shaper”) para distintos valores de frecuencia de corte del filtro.

Tabla 5.40: Tabla de parámetros obtenidos de las simulaciones realizadas con distintos valores de frecuencia superior de corte en el filtro biquad LPF del “shaper” para el diseño de SEDA-OUT.

FRECUENCIA DEL POLO DEL LPF 10 MHz 15 MHz 20 MHz 25 MHz 30 MHz 35 MHz 40 MHzRUIDO TOTAL a la salida (mV) 1,6 1,61 1,631 1,684 1,782 1,89 2,01

TENSIÓN DE PICO a la salida (mV) 54 81,71 102 118 130 140 148,42SNR (u.n) 33,75 50,75155 62,53832 70,07126 72,95174 74,07407 73,8408SNR (dB) 30,56548 34,10899 35,92292 36,9108 37,26071 37,39332 37,36593

TIEMPO DE BAJADA (ns) 37,87 34,86 33 30 29 27 26TIEMPO DE SUBIDA (ns) 91,76 63,43 37 27 26 25 23

TIEMPO DE CONFORMADO (ns) 300 200 170 160 160 160 160


1) El LPF con frecuencia de polo 35MHz da la mayor SNR a la salida, sin embargo el tiempo de subida más bajada de 50ns es demasiado pequeño y puede que el QDC tenga problemas para integrar la señal.


2) El LPF de 10MHz conforma los tiempos de subida y bajada de manera óptima, siendo la suma de ambos aproximadamente 130ns. Sin embargo, el tiempo total de conformado de 300ns es superior a los 200ns deseados y la relación señal a ruido es de poco más de 30dB.

3) Los filtros en torno a 15-20MHz conforman bastante bien la señal y tienen buena relación señal a ruido.

4) Aunque este estudio se ha realizado para una fuente de corriente con 23μA de pico, el estudio de la frecuencia de corte a partir de la SNR óptima es valido para cualquier valor de pico de la fuente de entrada. El diseño del LPF es robusto frente al valor de la corriente de pico a la salida del detector siempre que esta no haga que sature la tensión a la salida del TIA.

5) Se elige 20MHz como frecuencia de corte ya que tiene un valor de SNR cercano al máximo y conforma la señal algo más del doble (aproximadamente 70ns de tiempo de subida y bajada) del tiempo que tenía a la entrada. Esta frecuencia establece un compromiso óptimo entre una alta SNR (frecuencias de corte altas) y un tiempo de conformado cercano a 200ns (frecuencias de corte bajas).

Las siguientes ecuaciones describen el funcionamiento como filtro paso de baja frecuencia del biquad Sallen-key en función de los elementos pasivos que lo componen, siendo fc la frecuencia superior de corte del filtro y Q su factor de calidad:

(5.9)

(5.10)

Basándonos en (5.9) y (5.10), se obtienen los valores ideales de las resistencias y condensadores que configuran el amplificador operacional como biquad Sallen-Key paso de baja con distintas frecuencias superiores de corte. Dichos valores se indican en la Tabla 5.41.

Por otro lado, en la Fig. 5.42 se aprecia el esquemático del filtro paso de baja biquad Sallen-key con frecuencia superior de corte 20MHz, cuyo valor es óptimo para el diseño de SEDA-OUT.


Tabla 5.41: Valores de los componentes del biquad Sallen-key según la frecuencia superior de corte del LPF.

BIQUAD SALLEN-KEY 5MHz 7.5MHz 10MHz 15MHz 20MHz 25MHz 30MHz 35MHz 40MHzR1 (Ω) 330 340 340 324 316 388 316 332 352R2 (Ω) 3.92K 3.4K 3.3K 3.3K 3.52K 3.4K 3.52K 3.32K 3.2KRf (Ω) 324 324 324 324 324 324 324 324 324

C1 (pF) 130 82 62 43 33 22 22 18 15C2 (pF) 12 9 7 4.7 3.3 2.7 2.2 2 1.8

Figura 5.42: Esquemático del filtro paso de baja biquad Sallen-key con frecuencia superior de corte de 20MHz.

En la Fig. 5.43 puede observarse el diagrama de Bode del LPF escogido para SEDA-OUT donde se aprecia que el ancho de banda es aproximadamente 20MHz y que, a partir de esa frecuencia, la ganancia disminuye a razón de 40dB por década.

Figura 5.43: Simulación en frecuencia del LPF biquad Sallen-key (frecuencia de corte 20MHz).


5.7.4. “SHAPER” COMPLETO.

Una vez conocidos los bloques que componen el “shaper” por separado, es necesario conocer como trabaja el sistema completo de conformado de señal. Se han realizado distintos tipos de simulaciones para conocer la respuesta temporal y en frecuencia a la salida del “shaper” cuando a la entrada del preamplificador (diseñado para estar fuera de la cámara de vacío, SEDA-OUT) se tiene una fuente de corriente de 23μA de pico, 10ns de tiempo de subida y bajada, y 1μs de tiempo medio de llegada de partículas. La intensidad que sale de dicha fuente de corriente, que emula la corriente que saldría por una pista o hilo de cátodo del detector Mini-SeD, pasa por el bloque de conexionado de 30pF de capacidad parásita, el bloque de protección, el TIA y el “shaper” (HPF, “buffer” y biquad Sallen-key LPF ajustado a 20MHz), como puede apreciarse en la Fig. 5.44.

En primer lugar veamos la respuesta en frecuencia de dicho sistema. Se puede apreciar en la Fig. 5.45 el diagrama de Bode a la salida del TIA (azul), a la salida de HPF (verde) y a la salida del LPF del “shaper” (rojo). Este último caso coincide con la salida del “shaper” completo y se observa que tiene un cero a la frecuencia diseñada con el HPF, un polo doble a la frecuencia diseñada con el LPF a partir del cual la ganancia baja a 40dB/dec y una ganancia de 80dB para las frecuencias comprendidas dentro del ancho de banda del “shaper”, es decir, entre la frecuencia del cero (50KHz) y la del polo doble (20MHz).

En segundo lugar se ha realizado un análisis transitorio de dicho sistema. Se puede apreciar en la Fig. 5.46 la respuesta temporal a la salida del TIA (azul), a la salida de HPF (verde) y a la salida del LPF del “shaper” (rojo).

Figura 5.44: Esquemático del sistema preamplificador hasta el “shaper” del modelo de simulación electrónico de alto nivel con NI Multisim.


Figura 5.45: Respuesta en frecuencia con NI Multisim del sistema de la Fig. 5.44.

Figura 5.46: Análisis transitorio con NI Multisim del sistema de la Fig. 5.45.


La salida del “shaper”, como se observa en color rojo en la Fig. 5.47, tiene un valor en DC de 2.464V (no es exactamente 2.5V debido a los errores de “offset” de los amplificadores operacionales LMH6733), una tensión de pico de aproximadamente 100mV con respecto al valor de DC, un tiempo de subida de 35ns, un tiempo de bajada de 37ns y un tiempo total de conformado de aproximadamente 170ns.

Figura 5.47: Zoom sobre el análisis transitorio con NI Multisim de la Fig. 5.46.

Tras la realización de una última simulación, en este caso un análisis del ruido total a la salida del “shaper”, obtenemos un valor de potencia de ruido de 2.6601μV2, o lo que es lo mismo, una señal de ruido eficaz de 1.631mV. Por lo tanto, la relación señal a ruido del sistema completo será:

102mV 62.53u.n. 35.92dB1.631mV

SNR = = ≡ (5.11)


5.8. AMPLIFICADOR INVERSOR CON DESACOPLO DE DC

Llegados a este punto, se puede amplificar la señal con la ventaja de haber eliminado componentes espectrales de ruido en bloque de conformado o “shaper”. Sin embargo, la SNR a la salida de este nuevo amplificador será la misma que a su entrada, es decir, dicho bloque amplificará del mismo modo las componentes espectrales de señal que las de ruido.

El circuito escogido para el desempeño de la amplificación es un amplificador inversor con desacoplo de DC basado en amplificadores operacionales. El circuito integrado National Semiconductor LMH6733 contiene tres amplificadores operaciones, dos de ellos han sido utilizados previamente para implementar el “buffer” y el filtro paso de baja del “shaper”, respectivamente, por lo que queda uno libre para desarrollar el amplificador inversor con desacoplo de DC.

Esta configuración de amplificación (véase la Fig. 5.48) permite obtener una ganancia igual a la división del valor de la resistencia de realimentación Rf entre el de la resistencia de entrada Rg. A su vez, se elimina la componente en DC de la señal de entrada mediante un filtro paso de alta frecuencia que se ajusta con los valores del condensador de entrada Cc y la resistencia de entrada Rg. Por último, se puede imponer una tensión de referencia Vref a la entrada de este circuito con el fin de ajustar la tensión en DC a la salida del mismo, valor que conviene que esté en el centro de los raíles de alimentación (2.5V) para evitar saturaciones en la amplificación.

_RfVout Vin pp VbiasRg

⎡ ⎤⎛ ⎞= − ⋅ +⎢ ⎥⎜ ⎟

⎝ ⎠⎣ ⎦ (5.12)

Figura 5.48: Esquemático del amplificador inversor con desacoplo de DC del modelo de simulación electrónico de alto nivel con NI Multisim.


Durante el diseño, se ha escogido un valor de frecuencia de corte de 50KHz (valor idéntico al del filtro paso de alta del “shaper” con el objetivo de no eliminar componentes espectrales importantes de la señal) para eliminar la componente de DC que viene del “shaper”, que como se ha visto en los dos capítulos anteriores, tiene un error de “offset” de en torno a 35mV con respecto a los 2.5V deseados.

Con los criterios de diseño anteriores (frecuencia de corte de 50KHz y tensión continua de salida de 2.5V) y las fórmulas que describen la topología de este circuito, se ha realizado un estudio de los valores de sus componentes en función de la ganancia que se desee obtener. El resultado de este estudio se muestra en la Tabla 5.49.

Tabla 5.49: Valores ideales de los componentes del amplificador inversor con desacoplo de DC según la frecuencia superior de corte (50KHz) y la ganancia.

GANANCIA (U.N.) 2 4 8 10 12 14 Cc (nF) 56 100 220 270 330 330 Rg (Ω) 132 66.5 33.2 26.4 22.1 20 Rf (Ω) 264 264 264 264 264 264 Rb (Ω) 10 10 10 10 10 10 Cb (nF) 100 100 100 100 100 100 Vref (V) 2.5 2.5 2.5 2.5 2.5 2.5

A modo de ejemplo y para verificar el correcto funcionamiento del circuito, se ha realizado una simulación del sistema preamplificador SEDA-OUT con una frecuencia de “shaper” de 20MHz y una ganancia de 8u.n cuando es excitado con una fuente de intensidad de 23μA de pico de corriente, 10ns de tiempo de subida-bajada y 1μs de periodo. En la Fig. 5.50 puede apreciarse el esquemático del preamplificador hasta el amplificador inversor con desacoplo de DC.

Los resultados del análisis transitorio de la simulación del circuito de la Fig. 5.50, como se observa en la Fig. 5.51, indican una tensión a la salida del amplificador inversor con desacoplo de DC, en color rojo, de aproximadamente 800mV de pico (8 veces mayor que el pico de la tensión de entrada, en verde, de 100mV) y un error en DC con respecto a 2.5V de 11mV, menor que los 35mV de error en DC a la salida del “shaper”.

Por lo tanto, el circuito diseñado amplifica con una ganancia de 8u.n., tal y como había sido diseñado, a la vez que elimina parte del error en DC con respecto a 2.5V.


Figura 5.50: Esquemático del sistema preamplificador hasta el amplificador inversor con desacoplo de DC del modelo de simulación electrónico de alto nivel con NI Multisim.

Figura 5.51: Análisis transitorio con NI Multisim del sistema de la Fig. 5.50. En verde se aprecia la respuesta temporal a la salida del “shaper” y en rojo la señal a la salida del amplificador inversor con desacoplo de DC.

El hecho de que la señal de salida de la Fig. 5.51 (en color rojo) esté invertida con respecto a la de entrada (verde), debido al carácter inversor de la configuración del amplificador diseñado, no es un problema ya que a la salida del siguiente bloque (“driver” de línea) se podrá escoger cualquiera de las dos salidas diferenciales, e inversas, que éste posee.


5.9. “DRIVER” DE LÍNEA

Una vez amplificada la señal gracias al amplificador inversor con desacoplo de DC, debemos adaptarla para poder enviarla por la línea de transmisión hasta llegar al QDC. Como dato de partida sabemos que el cable por el que se quiere transmitir es de tipo coaxial de 50Ω, mientras que los conectores deben ser de marca Lemo Serie00, tipo hembra de 1 vía para PCB y modelo EPL.00.250.DTN (véase la Fig. 5.52), también de 50Ω de impedancia.

Para la transmisión óptima de la señal preamplificada a través de dicho cable coaxial se ha diseñado un “driver” de línea basado en amplificadores operacionales diferenciales como los que componen el circuito integrado AD8132 de Analog Devices. Este versátil circuito es capaz de amplificar con ganancia variable señales “single” de entrada y convertirlas en señales diferenciales a su salida evitando el ruido de modo común. A su vez, este circuito se encargará de adaptar las señales de salida al valor de impedancia del cable (50Ω) para evitar reflexiones de potencia en la transmisión.

Por otro lado, al tener los amplificadores operacionales del AD8132 un ancho de banda de 350MHz, se permite la transmisión de señales de alta velocidad como es el caso. Para evitar que este ancho de banda disminuya se ha escogido una configuración en la que la ganancia es de 1u.n. (véase la Fig. 5.53, en ésta las resistencias de realimentación tienen el mismo valor que las resistencias de entrada) ya que para que aumente uno de esos dos parámetros debe disminuir el otro. Esto se debe a que el amplificador tiene un producto ganancia-ancho de banda constante.

Otra característica del AD8132 es que posee una entrada para modificar el valor de la tensión de modo común a la salida, que como se puede apreciar en la patilla 2 del esquemático de la Fig. 5.53, se ha ajustado a 2.5V (centro de los raíles de alimentación: 5V a 0V).

(a) (b)

Figuras 5.52: (a) Conector Lemo Serie 00 tipo hembra para PCB; (b) Cable coaxial con conector Lemo Serie 00 tipo macho.


Figura 5.53: Esquemático de parte del sistema preamplificador hasta el “driver” de línea (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim. A la izquierda aparece el amplificador

inversor con desacoplo de DC y a la derecha obtenemos la salida analógica del preampificador.

La señal de salida de este bloque también es la señal analógica de salida de un canal del preamplificador (como sabemos, en el caso de SEDA-OUT tendremos 4 canales idénticos). Ésta se transmite por cable coaxial hasta el QDC, que se encarga de digitalizarla e integrarla para calcular la carga que se ha recibido desde la pista o hilo de cátodo que excitó la entrada del mismo canal del preamplificador.

A modo de ejemplo, se ha realizado una simulación transitoria con NI Multisim sobre el sistema de la Fig. 5.50, como se sabe diseñado para SEDA-OUT, añadiendo ahora el “driver” de línea enmarcado en verde en la Fig. 5.53. Como resultado obtenemos las señales de la Fig. 5.54, donde puede apreciarse que la señal a la salida del amplificador inversor con desacoplo de DC (en color rojo) se divide en dos señales diferenciales a la salida del “driver” de línea (en colores azul y verde) con la mitad de amplitud cada una y modo común a 2.5V tal y como había sido ajustado.

Sin embargo, para que el QDC reciba una señal de tensión negativa dentro de su rango de entrada (desde -1V a 4mV, como se ha visto en el capítulo 4.2) es necesaria la presencia de un condensador de desacoplo conectado a la salida negativa del “driver” de línea (en verde en la Fig. 5.54). En nuestro caso se utiliza un condensador de 100nF, que elimina los 2.5V de componente de DC de salida.

En la Fig. 5.55 se aprecian, en color rojo, la respuesta temporal a la salida del amplificador inversor con desacoplo de DC, en verde, la salida diferencial negativa del “driver” de línea antes de pasar por el condensador de 100nF y, en azul, dicha señal tras pasar por dicho condensador, es decir, la señal de salida de un canal del preamplificador SEDA-OUT. Se observa que la señal de salida tiene un valor máximo de 2.47mV y valor de pico de aproximadamente -400mV, estando ambos valores de tensión dentro del rango de entrada del QDC gracias al desacoplo de los 2.5V de DC realizado por el condensador de 100nF.

Por último, una resistencia de 50Ω tras el condensador de desacoplo, se encarga de ajustar ese valor como impedancia de salida del preamplificador para evitar reflexiones de potencia en la transmisión por el cable coaxial hasta el QDC.


Figura 5.54: Análisis transitorio con NI Multisim del sistema preamplificador completo SEDA-OUT.

Figura 5.55: Análisis transitorio con NI Multisim del sistema preamplificador completo SEDA-OUT.


5.10. COMPARADOR.

Como se adelantó en el capítulo 4, el sistema de detección espacial necesita de otro subsistema, en este caso basado en electrónica comercial disponible en el mercado como son los generadores de ventana o los módulos de retraso, que indique cuando se ha producido un evento. Gracias a este subsistema el QDC sólo estará activo y se calcularán las estadísticas de detección espacial únicamente cuando sea necesario.

En la Fig. 5.56 se aprecia este subsistema (particularizado para SEDA-OUT de 4 canales) cuyo objetivo es generar un pulso o ventana de integración de 200ns a la entrada del QDC para que éste integre durante ese periodo las cuatro señales analógicas de salida del preamplificador cuando alguna de las cuatro salidas digitales del mismo presente un “1” lógico.

Del mismo modo que en el apartado anterior, se parte de la señal a la salida del amplificador inversor con desacoplo de DC. En este caso, se debe comparar con un valor de tensión conocido como “umbral de ruido” que permita decidir en cada momento si la tensión que viene del amplificador inversor es señal debida a la detección de una partícula o, por lo contrario, si se trata de ruido.

Por lo tanto, para que dicho subsistema funcione, el preamplificador debe estar compuesto de un bloque comparador cuya salida debe ser una señal digital de valores discretos: un “1” lógico si está detectando señal debido a un evento, o un “0” lógico si lo único que llega es ruido debido a que no se está detectando ninguna partícula. Como datos de partida sabemos que el cable por el que queremos transmitir la señal digital es de tipo coaxial de 50Ω, y que los conectores van a ser de marca LEMO Serie00, tipo hembra de 1 vía para PCB y modelo EPL.00.250.DTN, también de 50Ω de impedancia. Por otro lado, si queremos que dicha señal digital indique al generador de ventana Lecroy 222 cuando debe comenzar, ésta debe ser de tipo TTL (“1” lógico corresponde con 5V y “0” lógico corresponde con 0V).

Figura 5.56: Sistema completo (preamplificación y generación de ventana) de integración de la señal de corriente de los cátodos. Tipo II: SEDA-OUT de cuatro canales y cuatro salidas digitales.


Con estos requisitos se ha optado por incorporar al diseño del preamplificador un comparador MAX961 de MAXIM, de ultra-alta velocidad (retraso de propagación de 4.5ns), con posibilidad de salida diferencial o “single” tipo TTL, bajo consumo de potencia (muy importante para SEDA-IN donde no hay refrigeración por aire) y alta impedancia de entrada para no alterar la señal analógica de entrada de este circuito ya que también será señal de entrada del “driver” de línea.

Como puede apreciarse en el esquemático de la Fig. 5.57, dicho circuito integrado compara la señal analógica de salida del amplificador inversor con desacoplo de DC con un valor de tensión umbral que se escogerá manualmente en función del ruido que haya en cada canal. Aunque en el caso de la figura esta tensión umbral es suministrada por una fuente ideal de tensión, en el esquemático real de SEDA se sustituye por un divisor resistivo alimentado a 5V (ver Fig. 5.58) en el cual, jugando con los valores de las resistencias, se puede obtener cualquier valor de tensión a la entrada del integrado MAX961 para hacer la comparación.

Figura 5.57: Esquemático de parte del sistema preamplificador hasta el “driver” de línea (enmarcado en negro) y comparador (enmarcado en verde) del modelo de simulación electrónico de alto nivel con NI Multisim.


Figura 5.58: Esquemático del divisor resistivo que fija la tensión umbral de ruido y dispara al comparador.

Como se aprecia en la Fig. 5.59, cuando la señal analógica de entrada del comparador (en rojo) es mayor que el valor de tensión umbral ajustado de manera que sea algo mayor que el nivel de ruido, se obtiene una señal de salida (en verde) tipo TTL a nivel alto (5V). Esta señal indica al generador de ventana Lecroy 222 que en ese mismo instante debe comenzar a generar el pulso o ventana de integración de 200ns y transmitírselo al QDC para que éste pase a estado activo.

Figura 5.59: Análisis transitorio con NI Multisim del sistema preamplificador completo SEDA-OUT en su salida digital.

5. DISEÑO DEL...

Documents

Transcript of 5. DISEÑO DEL...