2¦Arq_8086

7/25/2019 2¦Arq_8086

http://slidepdf.com/reader/full/2arq8086 1/24

ARQUITECTURA DEL

MICROPROCESADOR

8086/8088

I. CLASIFICACION V. ARQUITECTURA

II. ESTRUCTURA III. CARACTERISTICAS IV. COMPONENETES

FAC. ING. DE SISTEMAS Y ELECTRONICA

Ing. CIP. Francisco Mori1

7/25/2019 2¦Arq_8086


ESTRUCTURA DE UN COMPUTADOR

Microprocesador MemoriaPrincipal

Dispositivo deMemoriaSecundaria

Perifericos deEntrada

Perifericos deSalida

Perifericos deEntrada/Salida

Bus de Datos

Bus de Direcciones

Bus de Control

2

7/25/2019 2¦Arq_8086


EL MICROPROCESADORSu función consiste en leer y decodificar las órdenes contenidas en

una memoria y devolver los resultados a una zona determinada de

memoria o actuar sobre un determinado dispositivo.

CLASIFICACIÓN Se clasifican en función de la longitud del bus de datos. – Micros de 4 bits: electrodomésticos, juegos.

– Micros de 8 bits: videojuegos, robótica.

– Micros de 16 bits: primeros ordenadores

– Micros de 32 bits: informática moderna.

– Micros de 64 bits: rdenadores actuales. !ratamiento de gráficos, comunicaciones."

7/25/2019 2¦Arq_8086


ESTRUCTURA INTERNAA. Har!ar"

• CPU #$%i& 'i$r(&r($"sa(r): #s un $.%. formado por una unidad decontrol, unidad aritmético&lógica, contador de programa, registros dealmacenamiento, etc.

• R"*(+: #s un generador de impulsos digitales cuya frecuencia define lavelocidad de trabajo.

• M"'(ria " a$$"s( a*"at(ri( #RAM): #s una memoria de trabajo, es decir

de '(#. $ontiene los programas y datos )ue el usuario puede variar.• M"'(ria ROM,• U-ia"s IO,

/. S(0t!ar" #l soft*are de los sistemas microprogramables está formado por:

• I-str$$i(-"s: órdenes o tareas )ue debe realizar el sistema.

• Dat(s: son empleados por las instrucciones en su ejecución.

• Pr(ra'a: conjunto de instrucciones y datos )ue recibe el sistema para

realizar una determinada función.+

7/25/2019 2¦Arq_8086


CARACTERISTICAS DE TRA/AODE UN CPU ( P

• #l reloj genera una seal cuadrada de frecuencia constante )uesincroniza el sistema y determina su velocidad.

– Ci$*( " r"*(+: periodo de la seal de reloj.

– Ci$*( '5i-a: ciclos de trabajo básicos del micro con dos

fases:• -ase de bs)ueda /fetc0 cycle1: bs)ueda en memoria y

transferencia al registro correspondiente de la instrucción o eldato.

• -ase de ejecución /#ecute cycle1: %nterpretación y ejecución .

– Ci$*( " i-str$$i-: ciclos de má)uina necesarios paracompletar una instrucción. /entre 3 y 41

5

7/25/2019 2¦Arq_8086


• 7"*($ia " &r($"s(: -recuencia de la seal de reloj. 6orejemplo ""M7z.

• L(-it " &a*abra: 'ongitud de los datos con )ue opera elsistema.

• M"'(ria 5" &"" ir"$$i(-ar: cantidad de memoria máima)ue se puede instalar en un ordenador. Se relaciona con el bus de

direcciones.

• R"&"rt(ri( " i-str$$i(-"s. 8mero de instrucciones distintas)ue tiene grabadas el micro9 se relaciona con la anc0ura de

palabra: bits ;2 ; 254.

• N'"r( " r"istr(s i-t"r-(s 5" &(s"" *a CPU.

• Ca&a$ia " trata'i"-t( " i-t"rr&$i(-"s4

7/25/2019 2¦Arq_8086


AR9UITECTURA P 8:868:88

'a -ia " i-t"r0a; $(- "*/s #/IU) es la responsables dela comunicación eterna del

procesador.

'a -ia " "+"$$i- #EU)se encarga de realizar las

operaciones aritméticas y

lógicas, además de

proporcionar las direcciones

lógicas al <%=.

>

7/25/2019 2¦Arq_8086


COMPONENTES INTERNOS

#l microprocesador integra en una sola pastilla la =nidad de$ontrol, la ?'= y una pe)uea memoria interna /registros y

acumuladores1, capaz de realizar de forma automática las

funciones para las )ue se diseó.

7/25/2019 2¦Arq_8086


• Tambien llamada Unidad de Ejecucion UE!" a#ui la $%U& Es uncircuito simple capa' de reali'ar operaciones sencillas& $ritmeticas"

lo(icas) $demas de proporcionar las direcciones lo(icas a la UC)

• Un re(istro es una pe#ue*a memoria de unos pocos bits se(+n laar#uitectura puede ser de ," 1-" ." -0" 1, bits!)

• El Banco de 2e(istros 23& 2e(ister 3ile!& su funci4n es servir dealmac5n temporal para los operandos 6 para los resultados de lasoperaciones #ue realice la $%U)

7ue relacion e8iste entre el re(istro los datos 6 el pro(rama9

1. U-ia " Trata'i"-t(s

@

7/25/2019 2¦Arq_8086


2.U-ia " C(-tr(*Trabaja en un ciclo constante" controlado por un reloj&

1) %ee las instrucciones)

) Decodifica las instrucciones)

.) Manda 4rdenes se*ales de control! al resto de componentes para ejecutar

la instrucci4n)

3A

7/25/2019 2¦Arq_8086


U-ia " C(-tr(*• Sabe #u5 instrucci4n debe leer (racias al Contador de

Pro(rama PC& Pro(ram Counter!) Es un re(istro #uecontiene la direcci4n de la pr48ima instrucci4n a ejecutar)

• %a instrucci4n le:da la almacena en el 2e(istro de;nstrucci4n ;2& ;nstruction 2e(ister!)

• %a %4(ica de Control es un circuito #ue" recibiendo comoentrada una instrucci4n" devuelve como salida todasse*ales de control para cada componente delcomputador))

7ue relacion e8iste entre instruccion" ordenes" diferentescomponentes 6 ejecucion9

33

7/25/2019 2¦Arq_8086


• La U-ia " C(-tr(* a"'s,

B Cesuelve situaciones anómalas o de conflicto.

$uales podrian ser estas situaciones anomalasD

B ?tiende las interrupciones.

B $ontrola la comunicación con los periféricos.

< E-traas " *a UC,

B $ódigo de operación /del registro %C1.

B 6erEodo /del reloj1.

U-ia " C(-tr(*

32

7/25/2019 2¦Arq_8086


3. C(&r($"sa(r Mat"'ti$(• Un coprocesador matem<tico 3PU& 3loatin( Point Unit! era un circuito

inte(rado #ue se a*ad:a" opcionalmente" a un procesador para poderreali'ar por =ard>are operaciones con n+meros en coma flotante;EEE ?@0!) Esto incrementaba el n+mero de instruccionesdisponibles)

• %os ;ntel ,A.,- 6 ,A0,-S pod:an utili'ar respectivamente las 3PUs

.,? 6 0,?)

• %os ;ntel a partir del ,A0,-D tienen su propio coprocesadormatem<tico inte(rado)

• En realidad" se puede llamar coprocesador matem<tico a otroscomponentes #ue no son 3PUs" pero i(ualmente descar(an a la CPUde reali'ar c<lculos pesados&

PUs) Tarjetas de sonido)

3"

7/25/2019 2¦Arq_8086


4. M"'(ria Ca$%=• Memoria ultrarr<pida de pe#ue*a capacidad , B a 1- MB! 6 mu6

cara) Est< entre la memoria principal 6 la CPU" mediante una

cone8i4n en serie o en paralelo)

• Es una memoria inteli(ente #ue lee de memoria" blo#ues enteros #uepredice #ue podr<n ser necesitados por la CPU" antes de #ue 5sta lossolicite)

• 3ue necesario incorporarla a partir de #ue los procesadoresalcan'aron frecuencias superiores a AMF' .,-!) Con el tiempo se=a ido incrementando su capacidad" su velocidad 6 su ar#uitectura)

)

CPU %1 % %. Memoria Principal

Transferencia dePalabras TransferenciadeBlo#ues

3+

7/25/2019 2¦Arq_8086


M"'(ria Ca$%"• %as ar#uitecturas actuales inclu6en =asta . niveles de

cac=e&

• Givel 1& %a m<s r<pida pero m<s pe#ue*a -0B!) %aprimera #ue se consulta)

• Givel & Compromiso entre velocidad 6 capacidad =asta@1B!)

• Givel .& M<s lenta pero (ran capacidad =asta 1-MB!)3:sicamente e8terna)

35

7/25/2019 2¦Arq_8086


Son memorias de almacenamiento temporal. Su nmero y

caracterEsticas varEa de unos micros a otros. 6or ejemplo en el

micro A4 tenemos.

• C(-ta(r " &r(ra'a.

•A$'*a(r•R". " "sta(•R". i-t"r-(s:

–de instrucciones,

–de direcciones,

–de datos.

•R". a>i*iar"s, ? @ •R". " &i*a SP.

B. R"istr(s

34

7/25/2019 2¦Arq_8086


AR9UITECTURA TPICA DE LOS SISTEMAS /ASADOS EN MICROPROCESADOR

M4dulosE/S

Convr!i"or A#D

C%

$%s " "a!os

$%s " "irccions

$%s " con!ro&

SAL. DIGITALES

ENT. DIGITALES

SAL. ANAL'GICA

ENT. ANAL'GICA

MEMORIA

PROGRAMA(ROM)EPROM)RAM*

MEMORIA

DATOS(RAM*

UNIDADARITM+TICOL'GICA

(ALU*

REGISTROSINTERNOS

UNIDAD

DECONTROL

U.C.P.

Convr!i"or D#AN *-"as #D:D-1)

' *-"as #A:A'1)

3>

7/25/2019 2¦Arq_8086


• #l A4 y A dispone de un bus de direcciones de 2A bits. #s capaz de direccionar

22A ; 3A2+ F ; 3M direcciones de memoria.

• 'os primeros 6$ salen con 4+A F< de memoria en 3@A.• #n esta época era muc0a memoria comparado con los ordenadores )ue 0abEa en el mercado. Se

consideró )ue serEa suficiente.

• #l 6$ tuvo demasiado éito y se desarrolló muc0o soft*are )ue luego se )uiso )ue los siguientes

procesadores fueran compatibles con el soft*are.

• #sto 0a 0ec0o )ue el mapa de memoria del A4 condicione todos los demás procesadores.

• Cepresentación de las direcciones:

– con 2A dEgitos binarios – con 5 dEgitos 0eadecimales: desde AAAAA 0asta -----.

ORGANI,ACI'N DE LA MEMORIA- FAMILIA /0.

Memoriaconvencional

2$M!

2$M de video

Hrea

reservada

- 0 A

E

1 / , E

/ @ - E

$AAAAI3333

AAAAA

B3333CAAAA

33333

A

-0A

?-,

1A0 Ma1a " 22oria "& /0

3

7/25/2019 2¦Arq_8086


Jectores de interrupciones

- 0 A E

M2oria convnciona&

DKS

1 E

Drivers

Command)com s=ell!

Pro(ramas 6 datos

Pro(ramas TS2

• Jectores de interrupciones& punteros a drivers 6 soft>are en 2KM para usar=ard>are)

• DKS& tama*o variable versi4n 6 confi()s6s!)• Drivers& pro(ramas para #ue el S)K) use =ard>are) %os drivers se car(an en

el confi()s6s con LDEJ;CEL) ;mportantes en mantenimiento)• Command)com& s=ell o int5rprete de comandos)• TS2 Terminate and Sta6 2esident! pro(ramas residentes dosNe6" antivirus"

cac=e disco" compresi4n de disco" protocolos de red!) Jentajas einconvenientes)

• Pro(ramas de usuario pro(ramas 6 datos!& lo #ue #ueda =asta -0A B)

• Compatibilidad con DKS e8i(e respetar este mapa) 3@

7/25/2019 2¦Arq_8086


LA MEMORIA FISICA LOICA'a =nidad de %nterfaz con el <us //IU)@ además de

establecer la comunicación eterna del procesador, es launidad de proceso )ue se encarga de traducir las

direcciones lógicas a direcciones fEsicas de la memoria

con ayuda de los registros de segmento GS, SS, #S, $S e

%6.

Gesde el punto de vista del microprocesador, la memoria

esta organizada en una HristraI de bytes en la )ue cada

uno ocupa una dirección concreta dentro de la ristra.#l valor )ue el micro sita en el ?< en un momento

determinado se denomina dirección fEsica /G-1.

2A

7/25/2019 2¦Arq_8086


• $ada byte almacenado en la memoria se distingue de

cual)uier otro, por)ue ocupa o tiene asignado una

dirección lógica /G'1. #l micro trabaja con direcciones

lógicas.

• #l tamao del espacio de direccionamiento y su

organización dependen del numero de direcciones

lógicas y de lEneas de los buses ?< y G<:• =n bus ?< con n lEneas identifica n direcciones fEsicas

diferentes.

•=n G< con m lEneas /m;3,2,+,J.1 asigna mdirecciones lógicas a una dirección fEsica.

• #spacio de direccionamiento ; n m.

23

7/25/2019 2¦Arq_8086


E+"'&*(:

Microprocesador con 34 lEneas en bus de direcciones

y lEneas en el bus de datos /n ;34 y m ;31

• #isten 234 ; 455"4 direcciones fEsicas.

• $ada dirección fEsica tiene asignada una lógica /m;31 y

por cada dirección lógica eiste un byte.

• #spacio de direccionamiento es de 34 Fbytes

22

7/25/2019 2¦Arq_8086


?lgunas cifrasJ..Milisegundo ; milésima de segundo

#l tiempo de acceso de los 7G suele ser de 3A a 2A

milisegundos.

8anosegundo ; mil millonésima de segundo#l tiempo de acceso a C?M suele ser de 5A a >A

nanosegundos.

Micron /micrómetro1 ; millonésima de un metro'os circuitos en los c0ips de una computadora suelen medirse

en micrones.

2"

7/25/2019 2¦Arq_8086


%as computadoras con muc=a memoria principal pueden correr pro(ramas m<s (randes con ma6orvelocidad #ue las computadoras #ue tienen pocamemoria)

2$M es la si(la para nombrar a memoria de accesoaleatorio) Esto si(nifica #ue los contenidos puedenser accedidos directamente si se conoce su locaci4n)

El cac3 es un tipo de memoria temporaria #ue

puede ser accedida m<s rapidamente #ue la 2$M)

#n sEntesisJ.

2+

2¦Arq_8086

Documents

Transcript of 2¦Arq_8086