Post on 12-Apr-2017
PRIMER PARCIAL:MSS
1
0110000101110011011000010110111001111010011000010
11
01
01
00
11
00
10
10
11
00
00
10
11
01
11
0
Sistemas Digitales II
EJERCICIO PROPUESTOSISTEMAS DIGITALES II
vasanza
2
01
10
10
10
01
10
01
01
01
10
00
01
01
10
11
10
011000010111001101100001011011100111101001100001
Las funciones que realiza la siguiente MSS, se representar por el circuito decodificadorde estados siguientes conformado por dos multiplexores y un decodificador, para locual deberá considerar los siguiente:• En el decoder 74139, A1 y A2 son los bits de selección menos significativos.• En el Multiplexor 74151, A es el bit de selección menos significativo.
El decodificador de salida se representa por una expresió booleana.
MSS
In1
In2
Out
vasanzaSistemas Digitales II
3
01
10
10
10
01
10
01
01
01
10
00
01
01
10
11
10
011000010111001101100001011011100111101001100001
Decodificador de estado siguiente:
vasanzaSistemas Digitales II
4
01
10
10
10
01
10
01
01
01
10
00
01
01
10
11
10
011000010111001101100001011011100111101001100001
Decodificador de Salida:
Y0\y2y1 00 01 11 10
0 a c e g
1 b d f h
Out = 𝑦1𝑦0𝐼𝑛1 + 𝑦1𝑦0(𝐼𝑛1 + 𝐼𝑛2)
Códigos de Estado:
* Utilizar la cantidad de estados que usted crea necesario.
Se pide:
• Hacer el diagrama de estados reducido.
• Diagrama de tiempo.
• Código VHDL de la MSS.
vasanzaSistemas Digitales II