Post on 08-Nov-2014
Departamento
de Electrónica
Práctica. Introducción a los Lazos
Enganchados en Fase
(PLL- Phase Locked Loop)
Grado en Ingeniería en Electrónica de Comunicaciones
Control Electrónico
Elena López Guillén
Marta Marrón Romera
CURSO 2012/13
Índice
Control Electrónico. Departamento de Electrónica 1
1. Conceptos previos sobre fases y frecuencias
2. Estructura y diagrama de bloques de un PLL
3. Función de transferencia
4. Análisis del funcionamiento del PLL
5. Parámetros característicos de los PLL
6. Detectores de fase
7. Tipos de PLLs
8. Aplicaciones de los PLLs
1. Conceptos previos sobre fases y frecuencias
Control Electrónico. Departamento de Electrónica 2
• Señal de banda estrecha: v(t) = a(t)·cos((t))
v(t)
t
Si la amplitud es constante: v(t) = A·cos((t))
v(t)
t
(t) es la fase absoluta
Control Electrónico. Departamento de Electrónica 3
1. Conceptos previos sobre fases y frecuencias
v(t)
t v(t) = A·cos((t))
t
(t) Podemos escribir:
(t)=rt+r(t) donde r es una frecuencia constante cualquiera y r(t) es la fase relativa a esta frecuencia.
r(t1)
rt1
t1
Ahora buscamos una r a la que r(t) esté acotada:
(t)=rt+r(t)=0t+0(t)
Así obtenemos la frecuencia media 0 y la fase relativa a dicha frecuencia 0(t). t
(t)
t1
r(t1)
rt1 0t1
0(t1)
Control Electrónico. Departamento de Electrónica 4
1. Conceptos previos sobre fases y frecuencias
La pulsación instantánea de la señal se obtiene derivando la fase instantánea: (t)= d(t)/dt = 0+d0(t)/dt En estas expresiones, las fases se expresan en rad y las pulsaciones en rad/s. Para pasar la frecuencia instantánea a Hertzios hay que dividir por 2. F (t)= (1/2) (t)= (1/2)d(t)/dt = f0+ (1/2)d0(t)/dt NOTA: • Dos señales con la misma frecuencia pueden tener fases distintas, con desfasaje
(diferencia de fase) constante. Es decir, las fases relativas son distintas.
• Sin embargo, dos señales con la misma fase instantánea tienen necesariamente la misma frecuencia instantánea.
2. Estructura y diagrama de bloques de un PLL
2.1. Estructura básica de un PLL
Control Electrónico. Departamento de Electrónica 5
Ve = k(D) vi vo
Salida Entrada
ve vd
vi = Visen(i) vo = Vosen(o)
Detector de fases: entrega una tensión
proporcional a la diferencia de fases
Filtro paso-bajo: Necesario para filtrar la salida del detector de
fases
Oscilador controlado por tensión (VCO):
La frecuencia de la señal de salida
depende de una tensión de control
IMPORTANTE: Como lo que se compara son las fases de las señales de entrada y salida, el sistema tiende a anular la diferencia de fases y de frecuencias, pero las amplitudes pueden tener valores distintos:
Control Electrónico. Departamento de Electrónica 6
2. Estructura y diagrama de bloques de un PLL
En este caso, la salida Vo se ha “enganchado” a la misma frecuencia que la entrada Vi, pero se mantiene un desfasaje constante. En un PLL, siempre se produce el “enganche” en frecuencia
vi
vo
D
vi
vo En este caso, la salida Vo se ha “enganchado” en frecuencia y también en fase con la señal de entrada Vi. Para que también se produzca el “enganche” en fase, el filtro debe cumplir ciertas condiciones. Esto se justificará más adelante.
El objetivo en este apartado es modelar el funcionamiento del PLL y obtener su diagrama de bloques.
Funcionamiento del VCO
Frecuencia de salida fosc proporcional a una tensión de entrada Vd, que puede tomar valores positivos y negativos. Cuando Vd=0, la frecuencia de salida es fosc0 (frecuencia central o de “libre oscilación”):
fosc= fosc0+KoscVd
osc= osc0+2KoscVd
Para poder modelar el sistema en Laplace, es necesario linealizar su comportamiento entorno a osc0. Referimos todas las variables relativas a ella:
Control Electrónico. Departamento de Electrónica 7
2. Estructura y diagrama de bloques de un PLL
2.2. Diagrama de bloques de un PLL
t
doscoscosc dttVKt00 )(2
t
doscoscosc
doscoscosco
doscoscosco
dttVKt
VK
VKfff
000
0
0
)(2
2
Para poder comparar o con la señal de entrada, la fase y frecuencia de ésta deben ser también relativas a osc0:
Esquema del PLL linealizado entorno a osc0:
Ecuaciones de los bloques:
Control Electrónico. Departamento de Electrónica 8
2. Estructura y diagrama de bloques de un PLL
toscii 0
-VCO
Conv.
/V
Filtro
pasa-
bajos-VCO
Conv.
/V
Filtro
pasa-
bajosVCOVCO
Conv.
/V
Filtro
pasa-
bajos
o i vd ve e
t
dosco
ed
ede
oie
dttVKt
tVFtV
tKtV
ttt
0)(2)(
))(()(
)()(
)()()(
Detector de error:
Convertidor /V:
Filtro paso-bajo:
VCO:
0oscii fFf
Control Electrónico. Departamento de Electrónica 9
2. Estructura y diagrama de bloques de un PLL
s
K
sV
s
sFsV
sV
Ks
sV
sss
osc
d
o
e
d
d
e
e
oie
2
)(
)(
)()(
)(
)(
)(
)()()(
Detector de error:
Convertidor /V:
Filtro paso-bajo:
VCO:
Funciones de transferencia en Laplace:
Diagrama de bloques:
- Kd F(s)
e(s)
o(s)
vd(s) ve(s) i(s)
Conv. /V Filtro paso-bajo VCO
s
Kosc2
3. Funciones de transferencia
Control Electrónico. Departamento de Electrónica 10
- Kd F(s)
e(s)
o(s)
vd(s) ve(s) i(s)
Conv. /V Filtro paso-bajo VCO
s
Kosc2
Función de transferencia en lazo abierto:
oscdvvoscd
e
o KKKcons
sFK
s
sFKK
s
ssT
2
)()(2
)(
)()(
Función de transferencia en lazo cerrado:
)(
)(
)(1
)(
)(
)()(
sFKs
sFK
sT
sT
s
ssH
v
v
i
o
IMPORTANTE: Si F(s) es un filtro paso bajo de orden 1, el PLL es de orden 2 y de tipo 1. Si la entrada es senoidal (la fase i(t) es una rampa), en régimen permanente el sistema sigue la fase de entrada con un error constante (e=cte), es decir hay un desfasaje constante entre la entrada y la salida (necesario para que Vd0 y el VCO modifique su frecuencia respecto a la de libre oscilación para adaptarse a la de la señal de entrada). Por lo tanto, las frecuencias se igualan, pero existe un desfasaje constante. Este desfasaje se puede eliminar haciendo que F(s) tenga un polo en el origen (el sistema se convierte en tipo 2).
Control Electrónico. Departamento de Electrónica 11
Diagrama de bloques considerando la frecuencia relativa como entrada y salida:
3. Funciones de transferencia
e(s)
- Kd F(s)
fe(s)
fo(s)
vd(s) ve(s) fi(s)
Conv. /V Filtro paso-bajo VCO
s
2
+ Kosc
Función de transferencia en lazo abierto:
oscdvvoscd
e
o KKKcons
sFK
s
sFKK
sf
sfsT
2
)()(2
)(
)()(
Función de transferencia en lazo cerrado:
)(
)(
)(1
)(
)(
)()(
sFKs
sFK
sT
sT
sf
sfsH
v
v
i
o
CONCLUSIÓN: La función de transferencia es igual en fase que en frecuencias. Si la entrada es senoidal con frecuencia constante (entrada fi(t) escalón), al ser el sistema tipo 1, en régimen permanente sí que se anula el error de frecuencias fe, mientras que el de fase e se mantiene constante. Misma conclusión que en diapositiva previa.
Control Electrónico. Departamento de Electrónica 12
3. Funciones de transferencia
NOTA: El carácter paso bajo de la función de transferencia de un PLL implica que
las modulaciones lentas de fase se transfieren a la salida, mientras que las
modulaciones rápidas de fase se ven rechazadas por el proceso de filtrado.
Consideraciones respecto al TIPO y el ORDEN de un PLL:
• Si F(s) no tiene ceros en el origen, el tipo mínimo de un PLL es 1.
• Podemos incrementar el tipo del PLL añadiendo más polos en el origen en el
filtro F(s).
• El orden de un PLL es siempre un grado superior al orden del filtro F(s)
utilizado.
4. Análisis del funcionamiento del PLL
Se consigue con F(s)=A. (NOTA: su estudio es teórico, pues debido a la implementación del detector de
fases, los PLLs NECESITAN un filtro de primer orden para eliminar armónicos no deseados a la salida del detector de
fase)
4.1. El PLL de Orden 1 y Tipo 1
Control Electrónico. Departamento de Electrónica 13
AKKAKcon
sAKs
AK
sT
sT
sf
sfsH
s
AKsT
oscdvv
v
i
o
v
2
11
1
1
)(1
)(
)(
)()(
)(
-1.4 -1.2 -1 -0.8 -0.6 -0.4 -0.2 0 0.2 -0.08
-0.06
-0.04
-0.02
0
0.02
0.04
0.06
0.08
Lugar de las raíces en función de A
x
Respuesta en frecuencia
Control Electrónico. Departamento de Electrónica 14
4. Análisis del funcionamiento del PLL
a) Aplicación de un escalón de frecuencia
PLL Fi(t) Fo(t)
Fi
t f1 fosc0
Fo
t fosc0
PLL H(s)
fi(t)
fi
t
f1 fo
t
Usamos el modelo linealizado entorno a fosc0 para poder utilizar la función de
transferencia H(s):
fo(t)
Control Electrónico. Departamento de Electrónica 15
)1()(
1)()( /
111
t
ooi eftfss
fsf
s
fsf
f1 = 10ms
= 1ms
0 20 40 60 t [ms]
fo(t)
4. Análisis del funcionamiento del PLL
¿Qué pasa con la fase de la señal de salida del oscilador ante un escalón en la
frecuencia de entrada?
i
t t
o
?
Control Electrónico. Departamento de Electrónica 16
4. Análisis del funcionamiento del PLL
Como 1
2
21
2
)(
)()(
s
s
AKKs
sf
ssG
oscdi
e
Entonces
Estudiamos el error de fase del sistema, e:
/
11 12)(
)1(
2)()()( t
eie eftss
fsfsGs
0 20 40 60 t [ms]
e(t)
2 = 10ms 2f12
1 = 1ms 2f11
Control Electrónico. Departamento de Electrónica 17
Es necesario que exista diferencia de fases en régimen permanente para que cambie la
frecuencia de salida de tal forma que la frecuencia de ambas señales coincidan.
Evolución de las señales ante un escalón en la frecuencia de entrada:
Escalón en la frecuencia f1 = 0,25 fosc0
Fi
t f1 fosc0
vosc
ve
e e()
4. Análisis del funcionamiento del PLL
Control Electrónico. Departamento de Electrónica 18
b) Aplicación de un escalón de fase
4. Análisis del funcionamiento del PLL
PLL i(t)
i
t
Fo(t)
Respuesta de la frecuencia relativa del oscilador fo ante un escalón 1 en la fase de entrada:
t
o
o
i
etf
sss
ssf
ss
2)(
1
2
12
1)(
)(
1
11
1
0 5 7,5 10t [ms]
fo(t)
2 = 10ms
1 = 1ms
1/(21)
1/(22)
0 5 7,5 10t [ms]
fo(t)
0 5 7,5 10t [ms]
fo(t)
2 = 10ms2 = 10ms
1 = 1ms1 = 1ms
1/(21)
1/(22)
NOTA: La frecuencia relativa tiende a cero sólo si la frecuencia de la señal de entrada coincide con la de libre oscilación
4. Análisis del funcionamiento del PLL
¿Qué sucede con la diferencia de fases (error de fase) ante un escalón en la fase de
entrada?
t
e
e
i
et
sss
ss
ss
1
11
1
)(
11)(
)(
= 10ms
= 1ms
1
0 20 40 60t [ms]
e(t)
= 10ms = 10ms
= 1ms = 1ms
1
0 20 40 60t [ms]
e(t)
11
0 20 40 60t [ms]
e(t)
0 20 40 60t [ms]0 20 40 60t [ms]
e(t)
Control Electrónico. Departamento de Electrónica 19
NOTA: El error de fase tiende a cero sólo si la frecuencia de la señal de entrada es la de libre oscilación
Control Electrónico. Departamento de Electrónica 20
4. Análisis del funcionamiento del PLL
La frecuencia de ambas señales termina coincidiendo de nuevo, y la diferencia de fase se acaba anulando en el caso de que la frecuencia de Vi sea la de libre oscilación
i
t
Evolución de las señales ante un escalón en la fase de entrada:
vi
vosc
Escalón en la fase 1 = /2
D
4. Análisis del funcionamiento del PLL
Ventajas e inconvenientes del PLL del orden 1 y tipo 1
Sencillez de implementación del filtro (incluso ausencia de filtro)
El único parámetro que se puede ajustar (A) influye en la frecuencia de corte, el ancho de band de ruido, el tiempo de asentamiento, el error de fase y los márgenes de enganche y mantenimiento: demasiados condicionantes para un único parámetro.
Muy poco utilizado en la práctica: para conseguir un buen mantenimiento se hace necesaria una ganancia elevada, lo que lleva a un ancho de banda también elevado.
En caso de desvanecimiento temporal de la señal de entrada, y si se supone que entonces el detector de fase entrega una tensión nula, el VCO pasa a oscilar a su frecuencia central y el reenganche cuando se restablezca la señal será lento.
Control Electrónico. Departamento de Electrónica 21
Control Electrónico. Departamento de Electrónica 22
4. Análisis del funcionamiento del PLL
Ejemplo de filtro F(s):
4.2. El PLL de Orden 2 y Tipo 1
CR
CRcon
s
s
CsRR
CsRsF
22
11
21
2
21
2
1)(
1
1
1)(
1
1
1
)(1
)(
)(
)()(
1)()(
1221
2
2
21
2
sK
Ks
K
s
sT
sT
sf
sfsH
ss
sK
s
sFKsT
v
v
v
i
o
vv
Lugar de las raíces en función de Kv
x x o
21
1
2
1
Respuesta en frecuencia
Control Electrónico. Departamento de Electrónica 23
4. Análisis del funcionamiento del PLL
Aplicación de un escalón en la frecuencia de entrada:
1
1
1)()()(
1221
2111
sK
Ks
K
s
s
fsH
s
fsf
s
fsf
v
v
v
oi
Ejemplo: Kv = 105-107 Hz/rad 2=0.210-6/ seg (1+ 2)=0.210-6/ seg
Con 2 0 existe más posibilidad de optimizar la respuesta dinámica.
Control Electrónico. Departamento de Electrónica 24
4. Análisis del funcionamiento del PLL
Ejemplo de filtro F(s):
4.3. El PLL de Orden 2 y Tipo 2
CR
CRcon
s
s
CsR
CsRRsF
22
11
1
21
1
21 1)(1)()(
1
1)(
)(1
)(
)(
)()(
1)()(
21
21
21
2
1
21
ssK
s
sT
sT
sf
sfsH
s
sK
s
sFKsT
v
i
o
vv
Lugar de las raíces en función de Kv
x o
Respuesta en frecuencia
Control Electrónico. Departamento de Electrónica 25
4. Análisis del funcionamiento del PLL
El resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1 anterior. Luego
se puede optimizar de igual forma la respuesta dinámica. La ventaja es que al ser de
tipo 2 se anula la diferencia de fases en régimen permanente ante un escalón de
frecuencia.
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
Salida
Entrada
+
- + VCC
- VCC
CR2
R1
Salida
Entrada
+
- + VCC
- VCC
CR2
R1
+
- + VCC
- VCC
CR2
R1
Para que salga lo mismo que en el caso anterior, Kv tiene que ser negativa, en caso
contrario, el PLL sería inestable.
Control Electrónico. Departamento de Electrónica 26
4. Análisis del funcionamiento del PLL
Ventajas e inconvenientes del PLL de orden 2 y tipo 2
Este bucle es el más utilizado porque es el más sencillo que consigue mantener el enganche a una frecuencia con un error de fase nulo, gracias al carácter integrador del filtro.
Este PLL permite que el VCO siga oscilando a la misma frecuencia si se desvanece la señal de referencia, por lo que al restablecimiento de la señal la recuperación del enganche es prácticamente instantánea.
Su comportamiento transitorio no depende de la frecuencia de partida.
Necesidad de un elemento activo (amplificador operacional) para implementar el filtro.
5. Parámetros característicos de los PLL
Control Electrónico. Departamento de Electrónica 27
• Margen de mantenimiento estático (hold-in range): Es el margen de
frecuencias de entrada en las que el lazo permanece enganchado en las siguientes
condiciones: partimos del lazo enganchado y cambiamos la frecuencia de entrada
muy lentamente. Se corresponde con el límite físico de frecuencias en las que
funcionan los componentes del PLL .
• Margen de mantenimiento dinámico (pull-out range): Estando el PLL
enganchado, es el salto instantáneo máximo de la frecuencia de entrada que puede
producirse sin que el PLL se desenganche (independientemente de que después
vuelva a engancharse).
• Margen de enganche lineal (lock-in range): Es el margen de frecuencia de
entrada en el PLL, simétrico respecto a la frecuencia de libre oscilación, tal que el
bucle acaba enganchándose, sin superar el margen lineal del detector de fase.
• Margen de enganche no lineal (pull-in range): Es el margen más amplio en el
que el enganche se produce a pesar de superar el margen lineal del detector de
fase. El enganche es más lento y se produce en un proceso no lineal.
• Error de fase: Es la diferencia de fases de entrada y salida. Depende del tipo de
detector de fases y del filtro usados y, a veces, de la frecuencia de entrada.
Control Electrónico. Departamento de Electrónica 28
5. Parámetros característicos de los PLL
Margen de mantenimiento estático (hold-in)
Margen de enganche no lineal (pull-in)
Margen de mantenimiento
dinámico (pull-out)
Margen de enganche lineal
(lock-in)
fosc0
• Frecuencia central o de libre oscilación (fosc0): Es aquella a la que oscila el
VCO cuando se le aplica el valor central de su margen de tensión de entrada.
Cálculo de los márgenes característicos:
• Margen de mantenimiento estático (DL): Se determina en régimen permanente y vendrá dado por el margen de frecuencias que puede producir el VCO, aunque suele venir limitado por el detector de fase que es el componente que antes pierde la linealidad:
DL=KvDemax
• Margen de enganche lineal (DC): Se puede demostrar que aproximadamente vale:
DC 2n
•Margen de enganche no lineal (Dp): Se puede demostrar que aproximadamente vale:
Siempre DC < Dp < DL
Control Electrónico. Departamento de Electrónica 29
5. Parámetros característicos de los PLL
222 nvnp K D
6. Detectores de fase
Control Electrónico. Departamento de Electrónica 30
El tipo de detector de fase condiciona ciertos aspectos del funcionamiento del PLL.
Tipos de detectores de fase:
– DETECTORES ANALÓGICOS detector basado en mezclador.
– DETECTORES DIGITALES
• Detector basado en puerta OR-Exclusiva
• Detector basado en biestable RS activado por flancos
• Detector fase-frecuencia
6. Detectores de fase
6.1. Detector de fase basado en mezclador
Control Electrónico. Departamento de Electrónica 31
- Conv. /V
Detector de fases
Visen(i)
Vosen(o)
ve Visen(i)
Vosen(o)
ve
oioidooiime KsenVsenVKV coscos
2
moid
KVVK
6. Detectores de fase
Como y
Luego se comporta como se ha previsto, pero estando ’o retrasada 90º con relación al
comportamiento teórico definido por o.
Comportamiento bastante lineal si sen(x)x, es decir si:
Control Electrónico. Departamento de Electrónica 32
iosci t 0 oosco t 0
tKV oscoioide 02coscos Este término se elimina por filtrado
22cos oidoidoide KsenKKV
Aproximación válida para valores pequeños del ángulo
2''2 oooidoide siendoKKV
º60º90 oi
6. Detectores de fase
Control Electrónico. Departamento de Electrónica 33
i-’o
-90º -60º -30º 0º 30º 60º 90º
-1
0
1
Error
-50%
0%
50%
-90º -30º 30º 90º 0º i-’o
ve =Kd·sen(i-’o)
ve =Kd·(i-’o)
El límite de validez del detector es:
Fuera de estos límites, cambia el
signo de Kd, lo que genera problemas
de estabilidad en el lazo, que se
desenganchará.
Por lo tanto, este rango limita el
margen de enganche del PLL.
º90)'(º90 oi
º90)º90(º90 oi
º0)(º180 oi
6. Detectores de fase
Características del detector de fase basado en mezclador:
Ventajas:
– Trabaja con señales analógicas, por lo que puede operar hasta frecuencias
muy altas.
– El filtro es del doble de la frecuencia de la señal generada.
Inconvenientes:
– El valor de la constante Kd es , es decir, depende de la
amplitud de las señales. A veces hay que limitarlas para acotar el valor de Kd .
– La diferencia de fases máxima posible es de 180º. Concretamente:
Control Electrónico. Departamento de Electrónica 34
2
moid
KVVK
º0)(º180 oi
6. Detectores de fase
6.2. Detector de fase basado en puerta Or-Exclusiva
Control Electrónico. Departamento de Electrónica 35
- Conv. /V
Detector de fases
Vi(i)
Vo(o)
ve
vi(i)
vo(o)
ve
6. Detectores de fase
Control Electrónico. Departamento de Electrónica 36
ve
180º 0º 360º i– o
¡ No es simétrica
respecto a 0º !
t
t
t
vi(i)
ve
vo(o)
t
t
t
vi(i)
vo(o)
ve
vo(o)
t
t
vi(i)
ve
t
ve
ve ve
6. Detectores de fase
Ahora adelantamos la representación /2:
Control Electrónico. Departamento de Electrónica 37
i– ’o
ve
0º 90º -90º
El mismo evento que sucedía en i–o ahora sucede /2 radianes antes, es decir, sucede en
i–o-/2 = i–(o+ /2)= i–’o. Siendo en este caso ’o= o+ /2.
Por tanto, el desarrollo teórico seguido es válido para ’o , estando ’o adelantada 90º con
relación a la fase realmente existente, que es o.
El límite de validez del detector es: , es decir,
El valor de Kd es Kd=Vemax/.
º180)(º0 oi º90)'(º90 oi
6. Detectores de fase
Control Electrónico. Departamento de Electrónica 38
Características del detector de fase con puerta OR-Exclusiva:
Ventajas:
– El circuito digital es relativamente sencillo, por lo que puede operar hasta
frecuencias bastante altas.
– El valor de la constante Kd es independiente de la amplitud de las señales de
entrada.
– El filtro es del doble de la frecuencia de la señal generada.
Inconvenientes:
– La diferencia de fases máxima posible es de 180º. En este caso:
º180)(º0 oi
6.3. Detector de fase basado en biestable RS activado por flanco
Control Electrónico. Departamento de Electrónica 39
6. Detectores de fase
Control Electrónico. Departamento de Electrónica 40
6. Detectores de fase
180º 0º 360º i– o
ve
ATE-UO EC PLL53
t
t
t
ve
vi(i)
vo(o)
ve
t
t
t
ve
vi(i)
vo(o)
ve
t
t
t
ve
vi(i)
vo(o)
ve
No es simétrica respecto a 0º
Ahora adelantamos la representación radianes:
-180º 0º 180º i– ’o
Control Electrónico. Departamento de Electrónica 41
6. Detectores de fase
El mismo evento que sucedía en i–o ahora sucede radianes antes, es decir, sucede en
i–o- = i–(o+ )= i–’o. Siendo en este caso ’o= o+ .
Por tanto, el desarrollo teórico seguido es válido para ’o , estando ’o adelantada 180º con
relación a la fase realmente existente, que es o.
El límite de validez del detector es: , es decir,
El valor de Kd es Kd=Vemax/(2).
180º 0º 360º i– o
ve
ve max
º360)(º0 oi º180)'(º180 oi
Control Electrónico. Departamento de Electrónica 42
6. Detectores de fase
Características del detector de fase con biestable RS activo por flanco:
Ventajas:
– La diferencia de fases máxima posible es de 360º. En este caso: 0º < (fe –
fosc) < 360º
– El valor de la constante Kd es Kd = Ve max/(2), es decir, no depende de la
amplitud de las señales.
Inconvenientes:
– El filtro es de la frecuencia de la señal generada.
– El circuito digital es relativamente complejo, por lo que no puede operar a
frecuencias muy altas.
6. Detectores de fase
6.4. Detector de fase-frecuencia
Control Electrónico. Departamento de Electrónica 43
Idea general: Conseguir tener el equivalente a dos detectores basados en biestables activados por
flancos: uno que funcione para diferencias de fases relativas de entre 0º y 360º y otro entre –360º y 0º.
Control Electrónico. Departamento de Electrónica 44
6. Detectores de fase
S
R
Q
S
R
Q
ve(e)
vosc(osc)
-
VU
vD
VD
+
S
R
Q
S
R
Q
S
R
Q
S
R
Q
ve(e)ve(e)
vosc(osc)vosc(osc)
-
VU
vD
VD
+
180º 0º 360º i– o
ve ve max
-180º -360º
-ve max
Control Electrónico. Departamento de Electrónica
45
6. Detectores de fase
t
t
t vU
vi(i)
vo(o)
t vD
t ve
vi(i)
t
t
vo(o)
t vU
ve
t
t vD
vi(i)
t
t
vo(o)
t vU
ve t
t vD
ve ve
ve
Control Electrónico. Departamento de Electrónica 46
6. Detectores de fase
Una transferencia como ésta es más deseable, ya que no se produce cambio de signo de Kd.
Circuito real usado en el PLL 4046A
Control Electrónico. Departamento de Electrónica 47
6. Detectores de fase
Características del detector de fase – frecuencia:
Ventajas:
– La diferencia de fases máxima posible es de 720º. En este caso: -360º < (i – o) <
360º
– El valor de la constante Kd no depende de la amplitud de las señales.
– Es el detector de fase con mejor enganche.
Inconvenientes:
– El filtro es de la frecuencia de la señal generada.
– El circuito digital es relativamente complejo, por lo que no puede operar a
frecuencias muy altas.
7. Tipos de PLL
• PLL analógico o lineal (Linear PLL - LPLL): el detector de fase es analógico,
generalmente un mezclador. Todos los elementos del lazo operan en el dominio del
tiempo continuo. Pueden modelarse utilizando Laplace.
• PLL digital (Digital PLL – DPLL): el detector de fase es digital, y puede utilizarse
en prácticamente cualquier aplicación (muy típicos en sintetizadores de frecuencia). El
resto de elementos siguen siendo analógicos (filtro, VCO..). (Ej: 74HC/HCT4046A)
• PLL completamente digital (All Digital PLL – ADPLL): Todos los bloques son
discretos y todas las señales son en tiempo discreto. El VCO se reemplaza por un
oscilador controlado digitalmente (DCO). (Ej: 74HC/HCT297)
• Software PLL (SPLL): Se trata de una implementación en tiempo discreto del LPLL
o el DPLL, generalmente usando un DSP. El filtro se implementa mediante una
ecuación en diferencias. El análisis se realiza utilizando la transformada Z.
Control Electrónico. Departamento de Electrónica 48
8. Aplicaciones de los PLLs
Algunas de las más habituales son:
1. Recuperación de portadoras (extrayéndolas de la señal y el ruido que las
acompaña). Estas portadoras pueden utilizarse en el proceso de demodulación de la
señal, y en el caso de señales moduladas en fase o frecuencia el propio PLL puede
entregar la señal demodulada (entrada al VCO)
2. Sintetizadores de frecuencia. Permiten que las frecuencias de entrada y salida
sean diferentes manteniendo entre ellas una relación exacta. Se obtienen
introduciendo un divisor de frecuencia en el lazo de realimentación (generalmente
programable).
3. Regeneración de señales de reloj.
4. Otras aplicaciones: control de velocidad de motores, analizadores de espectro,
etc.
Control Electrónico. Departamento de Electrónica 49