Post on 20-Feb-2016
description
1
APUNTES DE CIRCUITOS ELECTRONICOS I
ANÁLISIS EN AC. CIRCUITOS EQUIVALENTES
En el curso de Dispositivos Electrónicos, se asume que los transistores son ideales, es
decir, se ignora cualquier efecto de capacitancia de estos dispositivos, sin embargo
todos los circuitos tienen alguna forma de respuesta en frecuencia.
CONCEPTO DE GANANCIA A -3 dB
En un amplificador la ganancia de potencia se puede ver reducida por varias razones;
una de estas puede ser la variación de la frecuencia de la señal de entrada, después de
cierto rango de frecuencias la ganancia se puede disminuir por efecto de las
capacitancias intrínsecas y las capacitancias inherentes a la red, así como por los
capacitores de acoplo y paso o de desacoplo.
En general cuando la potencia a la salida cae a la mitad, la ganancia en dB cae a -3dB,
esta ganancia se conoce como ganancia a -3dB, esta ganancia es importante para el
estudio de la respuesta en frecuencia de amplificadores.
Esta condición lo podemos representar matemáticamente de la siguiente manera:
Se tiene una ganancia
1
2
1 log10P
PdBG
Cuando P2 se reduce a la mitad se tiene:
2log10log102/
log101
2
1
2
2 P
P
P
PdBG
Donde dB32log10
Se puede demostrar que cuando la potencia de salida se reduce a la mitad la ganancia de
voltaje cae VV A
A707.0
2
2
El efecto de la frecuencia sobre la ganancia de voltaje se representa gráficamente en la
figura 01.
Figura 01. Respuesta en frecuencia típica de un amplificador.
VmA : es la máxima ganancia del amplificador (a frecuencias medias o centrales).
Se puede observar que existe un cierto rango de frecuencias en el cual la ganancia de
voltaje permanece en su valor AVm y otro rango de frecuencias en el cual la ganancia se
ve disminuida o degradada.
Las frecuencias para las cuales la ganancia de voltaje es 0.707 VmA se denominan
frecuencias de corte, como hay dos frecuencias de corte una corresponde a frecuencias
bajas y se denota Lf y la otra a frecuencias altas Hf , el rango para el cual la ganancia se
mantiene más o menos constante dentro de dB3 se denomina ancho de banda.
Este ancho de banda es el que determina la respuesta del amplificador con la frecuencia.
El ancho de banda está dado por LH ffWB . Si Hf es mucho mayor que Lf el ancho
de banda está determinado por la frecuencia de corte superior.
La disminución de VmA obedece principalmente al efecto de las capacitancias.
Los capacitores externos, como son los capacitores de acople y los capacitores de
desacople o de paso afectan a la ganancia de bajas frecuencias hasta la frecuencia de
corte inferior o de baja frecuencia a partir de esta frecuencia y para frecuencias mayores
los capacitores externos se hacen cortocircuito y el amplificador entra a la zona de
frecuencia centrales o medias.
Al aumentar la frecuencia de operación o de trabajo los capacitores internos del
dispositivo o intrínsecos entre las uniones del transistor y las capacitancias parásitas
(alambrado), empiezan a ejercer su efecto sobre la ganancia disminuyéndolo o
Frecuencia
Baja
sCentralesFrecuenciasFrecuencia
Altas
3
degradándola, el valor de frecuencia a partir de la cual disminuye la ganancia se
denomina frecuencia de corte superior
CIRCUITO EQUIVALENTE DEL BJT. MODELO
La figura muestra una caja negra que nos servirá para determinar los parámetros que
requerimos para obtener los circuitos equivalentes de los transistores.
Figura 02 Caja negra para determinar los parámetros h
Considerando a 21 vyi como variables independientes y a 12 vyi como variables
dependientes podemos obtener las siguientes ecuaciones:
2121111 vhihv (1)
2221212 vhihi (2)
El primer digito del subíndice en h indica la variable dependiente y el segundo
subíndice indica la variable independiente asociada con los parámetros h en particular.
Cuando s e utilizan los parámetros híbridos para describir una red de transistores, el par
de ecuaciones anteriores se reescribe como:
211 vhihv ri (3)
2012 vhihi f (4)
Donde los parámetros h se definen como:
ih : Impedancia de entrada del transistor
rh : Ganancia de tensión inversa del transistor
fh : Ganancia de corriente directa del transistor
0h : Conductancia de salida del transistor
1v
2v
_ _NegraCaja
1i 2i
4
A partir de las ecuaciones dadas obtenemos los circuitos equivalentes.
Figura 03 Circuito equivalente hibrido
Para distinguir los parámetros en las tres configuraciones de los transistores (EC, BC y
CC), se agrega un segundo subíndice a los parámetros híbridos para proporcionar esta
distinción.
Para Emisor Común (considerando 00 hhr )
Figura 04 Modelo en EC simplificado
MODELO PARA BAJAS FRECUENCIAS
El circuito para bajas frecuencias se modela en la figura 05.
Figura 05. Circuito equivalente para bajas frecuencias.
Téngase en cuenta que:
rrhbbie ' (5)
Cálculo de o:
b'b
e e
c
ih
2vhr 1ih f 0h1v 2v
__
1i 2i
ieh
efeih
ei ci
b c
e e
bev cev
__
5
constante VCEb
C
i
i
0
(6)
En la ecuación anterior, tener V CE constante indica que no hay cambio incremental en
V CE , lo que lleva a pensar en un corto dinámico entre colector y emisor en donde ic0,
esto se logra al simular con un condensador adecuado entre colector y emisor de tal
manera que la caída de voltaje dinámica en 0r sea cero.
De la figura 05 se tiene que:
rivyvgi bmc (7)
rigi bmC
rgi
i
i
im
b
C
Vceb
C
0
0 constante VCE (8)
Cálculo de la transconductancia mg :
constante VCE
constante VCE
comobe
e
meC
Vcebe
C
BE
C
m
v
igii
v
i
v
ig
0
(9)
Se sabe que en un diodo la conductancia dinámica dg está dada por:
D
D
dv
ig
y teniendo en cuenta que el diodo al que se hace referencia es el diodo base emisor se
tiene:
6
mv
I
mv
Igg
CQE
dm2626
(10)
Cálculo de r : se tiene
CQI
mvr
260
(11)
De la figura 05 también se tiene que la resistencia total de entrada del transistor es la
suma rrhbbie ' .
La cual se puede expresar como:
CQ
bbieI
mvrh
260
(12)
ieh varía con la temperatura y con la corriente.
MODELO DEL TRANSISTOR A ALTAS FRECUENCIA
Recordando que el transistor está formado por dos uniones y que en la región activa se
puede representar como se muestra en la figura 06.
Figura 06. Representación de la región activa del transistor.
Entre las uniones se presentan efectos capacitivos, entre base y colector se tiene una
capacitancia de transición que para este estudio se denota por uC y entre base y emisor
una capacitancia de difusión C . En la base debido al agite de portadores se presenta
una resistencia denominada resistencia de dispersión de la base denotada por bbr .
c
b
e
7
Reemplazando cada diodo por su modelo, el transistor puede ser representado como se
observa en la figura 07.
Figura 07. Modelo equivalente del transistor para alta frecuencia.
'b : representa la unión en la base aunque este nodo no es físicamente posible.
b : Terminal de la base, se conectan alambres a la unión de la base, y la terminal de la
base se separa de esta unión por medio de estos alambres.
bbr : Resistencia de dispersión de la base, su valor va de 20 a 400 . En muy altas
frecuencias su valor es más bajo de 10 a 50 .
rreb' : Resistencia de la unión base emisor, tiene que ver con la corriente de
recombinación de la base debido a la inyección de portadores minoritarios, valores
típicos de unos cientos de ohmios a algunos miles de ohmios. Debido al efecto Early
r es mucho mayor que bbr . Esta dada por BQImv26 .
CCeb' : Capacitancia de difusión. Esta frecuencia se expresa como:
3105226
T
CQ
T
CQ
f
I
mvW
IC
(13)
Tf : es la frecuencia a la cual la ganancia de corriente en corto circuito es 0 dB, también
se le denomina frecuencia de ganancia unitaria.
ucbCC ' : Capacitancia de transición se origina por la variación de cargas en la región
desértica base colector. Valores oscilan de 1a5 pf . Esta capacitancia aparece
b
e e
c'b
8
frecuentemente en los manuales como obC que es medida en base común con emisor
abierto.
ucbrr ' : Debida al efecto Early (modulación de la base) es una resistencia de
realimentación entre la entrada y la salida, valores del orden de M , su efecto
generalmente se desprecia.
vgvg mebm ' : representa el efecto transistor, acoplamiento entre las uniones, esta fuente
es proporcional a la de corriente bi , mg es la transconductancia del transistor.
or : es la resistencia de salida debida al efecto Early, valores típicos de decenas de k a
cientos de k .
ESTUDIO DEL AMPLIFICADOR EMISOR COMUN EN FRECUENCIAS
CENTRALES
El modelo de pequeña señal del transistor es a veces llamado modelo incremental de
señal.
En la práctica, el estudio de amplificadores exige previamente un análisis en continua
para determinar la polarización de los transistores. Posteriormente, es preciso abordar
los cálculos de amplificación e impedancias utilizando modelos de pequeña señal con
objeto de establecer un circuito equivalente. Ambas fases en principio son
independientes pero están íntimamente relacionadas.
Los parámetros h o híbridos son los que mejor caracterizan el comportamiento lineal de
pequeña señal de un transistor bipolar. En un amplificador de transistores bipolares
aparecen dos tipos de corrientes y tensiones: continua y alterna.
La componente en continua o DC polariza al transistor en un punto de trabajo localizado
en la región lineal. Este punto esta definido por tres parámetros: CEQBQCQ VII ,, . La
componente en alterna o AC, generalmente de pequeña señal, introduce pequeñas
variaciones en las corrientes y tensiones en los terminales del transistor alrededor del
punto de trabajo.
9
Por consiguiente, si se aplica el principio de superposición, la Ci , Bi y CEv del transistor
tiene dos componentes: una continua y otra alterna, de forma que:
ceCEQCE
bBQB
cCQC
vVv
iIi
iIi
(14)
Donde CEQBQCQ VII ,,
son componentes DC, e ci , bi y cev son componentes en alterna,
verificando que CQc Ii , BQb Ii y CEQce Vv .
ceoebfc
cerebiebe
vhihi
vhihv
(15)
Figura 08 Parámetros h del transistor en emisor común. a) Definición, b) Modelo
equivalente de un transistor NPN y c) PNP.
El transistor para las componentes en alterna se comporta como un circuito lineal que
puede ser caracterizado por el modelo hibrido o modelo de parámetros h . De los cuatro
posibles parámetros descritos en las ecuaciones mostradas anteriormente, los h son los
que mejor modelan al transistor porque relacionan las corrientes de entrada con las de
salida, y no hay que olvidar que un transistor bipolar es un dispositivo controlado por
intensidad.
10
Los parámetros h de un transistor, se obtienen analizando su comportamiento a
variaciones incrementales en las corrientes ( ci , bi ) y tensiones ( bev , CEv ) en sus
terminales. En la figura (a) se muestran las ecuaciones del modelo hibrido cuando el
transistor esta operando con el emisor como terminal común al colector y la base
(configuración emisor-común o EC). El modelo hibrido de pequeña señal en E-C de un
transistor NPN y PNP se indican en la figura anterior respectivamente.
Ambos modelos son equivalentes y únicamente difieren en el sentido de las corrientes y
tensiones para dar coherencia al sentido de esas mismas corrientes y tensiones en
continua. En la figura que a continuación se muestra, se definen de una manera grafica
los cuatro parámetros h extraídos a partir de las características eléctricas de un transistor
NPN.
• feh : b
c
BB
CC
B
Cfe
i
i
II
II
I
Ih
12
12 (16)
La definición gráfica de feh se encuentra en la figura. Valor típico 200feh .
Figura 09 Grafica para determinar feh
• oeh : ce
c
CECE
CC
CE
Coe
v
i
VV
II
V
Ih
12
12 (17)
La definición gráfica de oeh se encuentra en la figura. Valor típico VAhoe /24
Figura 10 Grafica para determinar oeh
11
• ieh : b
be
BB
BEBE
B
BEie
i
v
II
VV
I
Vh
12
12 (18)
La definición grafica de ieh se encuentra en la figura. Valor típico khie 5 .
Figura 11 Grafica para determinar ieh
• reh : ce
be
CECE
BEBE
CE
BEre
v
v
VV
VV
V
Vh
12
12 (19)
La definición grafica de reh se encuentra en la figura. Valor típico 4103 reh .
Figura 12 Grafica para determinar reh
Los parámetros h varían de un transistor a otro. Pero además, en cada transistor varían
principalmente con la corriente de colector y con la temperatura.
El fabricante suele proporcionar graficas que relacionan estos parámetros con la CI a
diferentes temperaturas.
12
Figura 13 Cortesía de National Semiconductor
Variaciones normalizadas de los parámetros h en emisor-común de un transistor PNP a)
con CI respecto a los medidos con una mAIC 0.1 y VVCE 5 y b) con la
temperatura respecto a los medidos a 25ºC.
Los parámetros h que aparece en las hojas de características de los transistores
únicamente están referidos a la configuración emisor común (E-C).
Cuando el transistor opera en base-común (B-C) o colector-común (C-C), es preciso
utilizar los parámetros h correspondientes a su configuración.
La conversión de los parámetros h en E-C a B-C o C-C se realiza mediante la relación
de ecuaciones mostrada en la tabla 01 a; la tabla 01b indica los valores típicos para cada
una de las configuraciones.
13
Tabla 01 Relación entre los parámetros híbridos
De la tabla 01, observamos que dados los parámetros de EC podemos pasar a los
parámetros de BC. Por ejemplo:
ibfeie hhh )1( (20)
fb
fb
feh
hh
1 (21)
Tenga en cuenta además que:
)(
)(25
mAI
mVhh
CQ
feie (22)
CONFIGURACIONES BÁSICAS DE LOS TRANSISTORES BIPOLARES
Figura 14 Configuraciones básica de los amplificadores BJT
14
CIRCUITO EQUIVALENTE DEL FET. MODELO
Siguiendo un procedimiento similar al que se utilizo para determinar los parámetros
híbridos del BJT, podemos determinar los circuitos equivalentes en pequeña señal del
FET para sus diferentes configuraciones. Dadas las características propias de los FET,
su circuito equivalente hibrido PI en pequeña señal es más simple que el del BJT
En la figura 15 está representado el circuito equivalente del FET de parámetros h en
pequeña señal.
En un amplificador FET en configuración en fuente común, la entrada de puerta es un
circuito abierto a frecuencias medias y bajas debido a que este terminal se polariza en
forma inversa para su operación como amplificador, por lo que su parámetro de
impedancia de entrada ih es infinito.
Así pues, el parámetro h del circuito de entrada esta abierto. Además a frecuencias
centrales la realimentación desde la salida a la entrada es despreciable por lo que 0rh .
Para caracterizar el FET en estas frecuencias solo se necesita el parámetro h de salida.
Los parámetros necesarios para describir ele FET son la transconductancia (directa)
mg y la resistencia drenaje fuente de salida dsr .
(a)
(b)
Figura 15 Modelo en pequeña señal del FET: (a) modelo de fuente de corriente
controlada, (b) modelo de fuente de tensión controlada.
g
s s
d
dsrgsv dsv
_ _gsmvg
g
s s
ddsr
gsv dsv
_ _gsv
15
Estos parámetros se definen como sigue.
Transconductancia. Esta es
Qpunto
GS
DSm
v
ig
(23)
La ecuación teórica que describe el FET se puede utilizar para tener una idea del
margen de valores de mg .
Resistencia de drenaje –fuente. Esta es
QpuntoDS
DS
dsi
vr
(24)
En teoría, la resistencia será infinita ya que DSi no es función de la tensión drenaje-
fuente por encima del estrangulamiento.
Sin embargo las características presentan una pendiente como se puede ver en las curvas
de la figura 16
Figura 16 Resistencia drenador-fuente de un transistor JFET canal N en la región lineal
Una vez que se ubica el transistor en la zona saturada de corriente de salida constante,
se puede utilizar como amplificador de señales.
16
Factor de amplificación. Generalmente se define un factor de amplificación como el
producto dsmrg . Puede ser calculado directamente por las características vi utilizando la
expresión
dsm
QpuntoGS
DS rgv
v
(25)
La figura 15 (b) muestra un modelo en que se hace uso del factor de amplificación
En base a un FET canal N en configuración surtidor común con circuito de auto
polarización, se realizará el análisis de la respuesta del dispositivo ante la aplicación e
una señal de c.a.
AMPLIFICADOR FUENTE COMÚN
El modelo híbrido del FET en configuración surtidor o fuente común se muestra en la
figura 17.
Figura 17. Equivalente hibrido del FET
Donde:
Resistencia entre compuerta y surtidor :
Qd
gs
gsi
vr
Transconductancia :
Qgs
dm
v
ig
Resistencia de salida entre drenador y surtidor:
Qd
dsds
i
vr
La relación dsmrg se conoce como factor de amplificación de voltaje del FET µ.
gsmvg dsr
gsrg d
s s
gsv dsv
_ _
gi di
17
Como gsr , el modelo híbrido de la figura se simplifica, generando el modelo
híbrido simplificado del FET (Figura 18).
Figura 18 Equivalente hibrido simplificado
AMPLIFICADORES MONOETAPA CON BJT EN PEQUEÑA
SEÑAL
El análisis de un amplificador monoetapa en pequeña señal, tiene como objetivo obtener
su modelo equivalente en tensión o intensidad para lo cual es preciso determinar su
impedancia de entrada, impedancia de salida y ganancia de tensión o intensidad.
Para ello, es necesario en primer lugar obtener su circuito equivalente de alterna del
amplificador y, posteriormente, sustituir el transistor por alguno de las tres posibles
modelos en parámetros h en función del tipo de configuración del transistor.
Calcularemos la Ganancia de Voltaje ( vA0 ) a frecuencias centrales, la Ganancia de
Corriente ( oiA ) a frecuencias centrales, la impedancia de entrada )( iZ y la impedancia
de salida )( 0Z .
También demostraremos como diseñar un amplificador para ubicar el punto de trabajo
en el centro de la recta de carga de corriente alterna.
El método que utilizaré será en forma directa mediante ejemplos con las tres
configuraciones de amplificadores.
18
ANÁLISIS DE LOS AMPLIFICADORES
AMPLIFICADOR EN EMISOR COMUN CON EC
En base a un transistor BJT NPN en configuración emisor común, se realizará el
análisis de la respuesta del dispositivo ante la aplicación de una señal de c.a.
El circuito básico amplificador emisor común se muestra en la figura
Figura 19 Amplificador emisor común con sus señales de entrada y salida
)(tvi Señal que se desea amplificar
)(tvL Señal de salida amplificada
LR Representa la impedancia de entrada de la carga a alimentar
EC RRRR ,,, 21 Resistencias del circuito de polarización
CCV Fuente del circuito de polarización
21 CyC Condensadores de acoplo
EC Condensador de desacoplo, de desvío, de paso o de emisor.
Condensador de Acoplo 1C : Este condensador se encarga de acoplar la señal c.a. de
entrada al circuito de polarización de c.c., de tal manera que se bloquee el paso de la
señal de c.c. hacia la fuente, evitando el daño de esta y permitiendo al mismo tiempo el
paso de todas las componentes de c.a. de la señal de entrada )(tvi hacia el terminal de la
base.
Condensador de Acoplo 2C : Este condensador se encarga de bloquear el paso de la
señal de c.c. hacia la carga LR , mientras permite el paso de las componentes de
3
2
1
)(tvi
CCV
1C2C
EC1R
2R CR
ER
LR
)(tvL
BEVCEV
__
19
frecuencia de la señal de entrada )(tvi. Con esto se consigue que la señal de salida
)(tvL solo se vea afectada en magnitud y no en frecuencia.
Condensador de DesacoploEC : El condensador
EC se encarga de cortocircuitar la
resistencia ER para señales de c.a. para así aprovechar toda la señal de salida del transistor, es
decir, permite que CEL vv . En c.c. la resistencia
ER permanece en sin cambios
permitiendo la estabilización de la salida.
ANALISIS DEL AMPLIFICADOR EMISOR COMUN CON EC
Tomando en cuenta que el circuito de polarización ubica al transistor dentro de la
zona activa o zona lineal, se aplicaran las propiedades de linealidad, específicamente el
principio d e superposición p a r a analizar el circuito. Además, el circuito es lineal por
que la salida del amplificador es de la misma forma de onda de la señal de entrada pero
amplificada y quizás desfasada.
El análisis se hace entonces por separado para cada tipo de señal, es decir:
Análisis C.C.
Análisis C.A
ANALISIS EN CC
Para este análisis: 0iv y los capacitares ECyCC 21 , se comportan como circuito
abierto.
El circuito equivalente (figura 20 b) no es más que el circuito de polarización por
divisor de voltaje.
Figura 20 Amplificador emisor común y su circuito equivalente para el análisis en dc
3
2
1
1R
2R
ER
CR
CCV
)a
3
2
1
BBV
BR
ER
CR
CCVBEV
CEV
__
BI
CI
EI
1Malla 2Malla
)b
20
LCCQCCEQCE RRIiVv //)(
Las ecuaciones que describen a este circuito son:
Ecuación de polarización de la base EEBEBBBB IRVIRV
Ecuación de recta de carga d.c. ECCECCCC IRVIRV (26)
Ecuaciones del equivalente de Thevenin
21
21
21
1
RR
RRRy
RR
RVV BCCBB
(27)
ANALISIS EN AC
En este caso de análisis: 0CCV y ECyCC 21 , se comportan como corto circuito.
El circuito equivalente del amplificador en c.a se muestra en la figura
Figura 21 Circuito equivalente en ac en configuración en emisor común
ceL vv
)//( LCcce RRiv (28)
Esta última ecuación corresponde a la ecuación de salida de c.a.
El voltaje total que existe entre colector y emisor, CEv , está dado por:
ceCEQCE vVv ,
lo que indica que el CEv total está formado por una componente de c.c. y
varias componentes de c.a. La corriente total que existe a través del colector Ic, está
dada por:
cCQC iIi (29)
Los valores de CQI y CEQV son obtienen del análisis c.c.
Las ecuaciones para Ci y
CEv total, resultado de la superposición permiten obtener
la ecuación de recta de carga a.c.
CEQCEceceCEQCE VvvvVv (30)
CQCccCQC IiiiIi (31)
Sustituyendo estos valores de cev e
ci en la ecuación de salida de c.a. se tiene:
(32)
iv
BR bi bev
cevci
CRLR
LiLv
21
Esta última ecuación se conoce como ecuación de recta de carga a.c.
ANALISIS GRAFICO CON LAS RECTAS DE CARGA DE DC Y AC
La intersección de las rectas de carga d.c. y a.c. sobre el eje Ci vs
CEv correspondiente
a las curvas de salida del BJT, da la ubicación exacta del punto Q. (Figura 22).
Recta de carga d.c.:
CCCECCCC IRVIRV
CE II
CECECCC VIRRV )( (33)
El corte de la recta de carga d.c. con los ejes Ci vs.
CEv de las curvas de salida es:
Para CCCEC VVI 0 (34)
Para EC
CCCCE
RR
VIV
0 (35)
Recta de carga a.c.:
)//)(( LCCQCCEQCE RRIIVV (36)
Corte con los ejes:
Para max)//(0 CELCCQCEQCEC VRRIVVI (37)
Para max//
0 CCQ
LC
CEQ
CCE IIRR
VIV (38)
Los cortes de la recta a.c. con los ejes Ci vs.
CEv son valores máximos en el
amplificador puesto que su magnitud depende del valor del punto Q ya determinado
en el análisis c.c. (circuito de polarización).
Figura 22 Representación de las rectas de carga de dc y ac.
22
UBICACIÓN DEL PUNTO Q PARA MAXIMA EXCURSIÓN DE LA SEÑAL DE
SALIDA
La ubicación del punto Q con respecto a los valores maxCEV y
satCEV determina la
magnitud pico de la señal de salida Lv , cepLp vv .
Si el punto Q está más cerca del maxCEV que del
satCEV , entonces: )//( LCCQcep RRIv .
Lo cual se muestra en la figura 23.
Figura 23 Señal de salida cuando el punto Q está cerca de saturación
Si el punto Q está más cerca del satCEV que del maxCEV , entonces: satCECEQcep VVv
Lo cual se muestra en la figura 24
Figura 24 Señal de salida cuando el punto Q está cerca de corte
CEQCEcep VVv max
)//( LCCQcep RRIv
satCECEQcep VVv
23
Lo ideal sería tener máxima señal de salida maxcepv , lo cual se logra cuando el punto
Q está en el centro de la recta de carga de corriente alterna es decir
equidistante de satCEV y maxCEV , tal como muestra la figura 25.
Cuando esto sucede se dice que existe máxima oscilación de la señal de salida del
transistor.
Figura 25 Máxima oscilación de salida del transistor
Para ubicar el punto Q de tal manera que la salida del transistor sea máxima debemos
hacer uso de la siguiente ecuación.
Como el satCEV es un valor muy pequeño, muchas veces no se considera dentro de
esta ecuación.
AMPLIFICADOR DE EMISOR COMUN SIN EC
La ausencia del condensador EC provoca una disminución en la señal de salida del
amplificador, Lv , puesto que ahora durante el análisis en c.a. la r es i s t en c i a
ER permanece en el circuito y por lo que en esta resistencia se consume parte de la
señal alterna, disminuyendo el rendimiento del amplificador. La figura 26 muestra el
circuito amplificador emisor común sin EC .
)//( LCCQsatCECEQcep RRIVVv
)//( LCCQsatCECEQ RRIVV
)//( LCCQsatCECEQ RRIVV
24
Figura 26 Amplificador emisor común sin condensador de desacoplo.
El análisis de este circuito se realiza por separado para cada tipo de señal aplicada, de
manera similar que para el amplificador emisor común con EC .Lo que se deja para
que lo desarrolle el estudiante.
DISEÑO DE UN AMPLIFICADOR EMISOR COMUN
Generalmente el diseño de amplificadores transistorizados se hace para obtener una
máxima excursión simétrica de la señal de salida. El diseño parte de dos ecuaciones:
Recta de carga D.C. )( ECCQCEQCC RRIVV
Ecuación para máxima excursión.
La recta de carga D.C. se utiliza para ubicar el punto Q dentro de la zona de operación
activa del transistor
La ecuación para máxima excursión se utiliza para obtener máxima señal de salida en la
carga.
PROCEDIMIENTO DE DISEÑO
Este procedimiento es general y puede modificarse o adaptarse de acuerdo a las
necesidades de diseño, por lo que también es aplicable al amplificador emisor común
sin EC y con otros circuitos de polarización
3
2
1
iv1C
1R
2R
ER
CR
CCV
2C
LR
Lv
BEvCEv
_
_
)//( LCCQsatCECEQ RRIVV
25
1. Identificar los elementos y variables que se tienen a la disposición para el diseño.
Generalmente se cuenta con: ,,, satCELCC VRV y un valor del punto Q )( CEQCQ VóI .
2. Identificar las partes que se necesitan calcular para el diseño:
Resistencias de polarización.
Valor del punto Q faltante.
3. Escoger ER en caso de no conocerla
CE RR 1.0 para mantener la condición
CE II
4. Con la ecuación de recta de carga D.C. y la ecuación para máxima excursión,
calcular el valor de CR .
5. Con CR calcular el valor faltante del punto Q )( CEQCQ VóI
6. Con el equivalente de Thévenin y la ecuación de polarización de la base calcular
21 RyR bien sea con el caso A o el caso B siguientes.
CASO A
A.1. Escoger BBV , tal que
CCBBBEQ VVV
A.2. Con el BBV seleccionado calcular
BR a partir de la ecuación de polarización de
la base.
A.3. Con BBV y BR , calcular 21 RyR .
8.5.1.2 CASO B (recomendado, ya que se considera el valor de )
B.1. Escoger BR como EB RR )1(1.0 de tal modo que el circuito sea menos
susceptible a los cambios de .
B.2. Con el valor de BR seleccionado calcular polarización de la base.
B.3. Con BBV y BR , calcular 21 RyR
CASO ESPECIAL CUANDO NO SE CONOCE EL PUNTO Q
Se escoge un valor de CEQV , tal que
CR sea un valor positivo y finito.
Si CE RR 1.0 la ecuación de recta de carga d.c. queda como:
26
LC
satCECEQ
CQRR
VVI
//
CCQCEQCC RIVV 1.1
De la ecuación de máxima excursión:
se obtiene (39)
Este valor de CQI sustituido sobre la ecuación de recta de carga d.c. anterior resulta en:
C
LC
satCECEQ
CEQCC RRR
VVVV 1.1
)//(
(40)
De donde despejando se obtiene el valor de CR .
Esta expresión indica que para tener un valor de CR positivo
Debemos de ubicar CEQV tal que:
1.2
1.1 satCECC
CEQsatCE
VVVV
(41)
EJEMPLOS DE APLICACION
Empezaremos con el amplificador en configuración de emisor común que es el de
mayor aplicación ya que tiene ganancia de voltaje y de corriente mayor que la unidad,
por tanto tiene ganancia de potencia.
Ejemplo 01.- Diseñar la etapa amplificadora mostrada para obtener los siguientes
resultados: 10ovA , kZ in 1 , mAICQ 2 . Datos: 160 , VVBE 6.0 , kRS 1 ,
kRL 4 y VVCC 12 .
Ubique el punto Q para máxima excursión simétrica de la tensión de salida.
Considere los valores de los condensadores muy grandes para que puedan ser
considerados como cortocircuito en el análisis
)//( LCCQsatCECEQ RRIVV
27
RsR2
VacC2RE1
C1
RL
+
R1
RcC3
Vcc
RE2
3
2
1
-
Figura 27 Circuito en emisor común del ejemplo 01
Solución
La ecuación de la ganancia de tensión ovA a frecuencias centrales es:
inS
in
Eie
LCov
ZR
Z
Rh
RRA
2
//
(42)
Teoría: Elección de la recta de carga para máxima excursión.
En c.d., la recta de carga se determina teniendo en cuenta la resistencia total del circuito
colector-emisor. (Los capacitares se consideran circuito abierto)
CCCE
cdEC
CC
EC
CEC VV
RRR
V
RR
VI
1 (43)
Donde ECcd RRR (44)
En a.c. la resistencia del circuito colector-emisor es 2// ELCac RRRR (en este caso
las fuentes de continua son cero y los capacitares se consideran cortocircuito). La recta
de carga tiene una pendiente de acR1 y esta dada por la ecuación siguiente:
CEQCE
ac
c VvR
i 1
(45)
28
Con una entrada a.c. igual a cero el punto Q se ubica en la intersección de las rectas de
carga de d.c. y de a.c.
Si se desea diseñar el amplificador para máxima excursión de la tensión de salida, el
punto Q se debe de colocar en el centro de la recta de carga de a.c.
La intersección de la recta de carga de a.c con la de c.d. nos determina el punto Q.
Como Ci es máximo cuando 0CEv
CQ
ac
CEQ
CC IR
VII '
max, (46)
Sin embargo CQC II 2' para máxima excursión a lo largo de la recta de carga de a.c.
ac
CEQ
CQ
ac
CEQ
CQCQR
VI
R
VII 2 (47)
Reemplazando en la recta de carga de corriente continua
cd
ac
CEQ
CEQcdCQCEQCC RR
VVRIVV (48)
ac
cd
CCCEQ
ac
cdCEQCC
RR
VV
R
RVV
1
1 (49)
La Ec. (49) especifica CEv en el punto Q. CQI se obtiene reemplazando (49) en (48)
cdac
CCCQ
ac
cd
CC
ac
CQRR
VI
RR
V
RI
1
1 (50)
'
CCV , es la intersección de la recta de carga de a.c. con el eje CEv , como se muestra en la
figura. La pendiente de la recta de carga de a.c. es:
29
+hf b*ib
RB
-
voRc
Rs
v i RL
RE2
hie
acCQCC
CC
CQ
ac
RIVV
I
R2
21 '
' (51)
Además.
ac
cd
CCCEQCC
RR
VVV
1
22' (52)
Figura 28 Rectas de carga de corriente continua y de alterna con Q en el punto medio de
la reta de carga de corriente alterna
Diseño:
Por lo general siempre se van a tener más incógnitas que ecuaciones, por tanto es regla
común asumir condiciones prácticas y dar valor para algunas de estas incógnitas.
Bajo esta consideración asumiremos que kRC 3 (podríamos haber asumido que:
LC RR
kRRR CLL 7.1//' , considerando kRC 3
Circuito equivalente en pequeña señal a frecuencias centrales.
Figura 29 Circuito equivalente en emisor común del ejemplo 01
Q
)(mAiC
)(VvCE
CEQV '
CCV CCV
ac
CCC
R
VI
'
cd
CCC
R
VI
CQI
acac Rm 1
cdcd Rm 1
0
30
De la ecuación de ganancia de tensión a frecuencias centrales
inS
in
Eie
LCov
ZR
Z
Rh
RRA
2
//
, donde khie 2
2
)25(160 y asumiendo que
kZ in 2 .
Reemplazamos los valores
kRR
REE
E
10.03.21160221
2
1602
7.116010 22
2
Luego calculamos kRRRR ELCac 8.11.07.1// 2
De la Ec (50).
kluegoR
kRRR
kRI
VR
E
CcdE
ac
CQ
CCcd
1.11.02.1
2.132.4
2.48.12
12
1
El punto de trabajo es: VRIV acCQCEQ 6.3)8.1)(2(
De la ecuación de impedancia de entrada
kV
VRR
k
V
V
RR
luego
VVcalculamos
kRR
R
R
R
RhR
RhRZ
BB
CCB
CC
BB
B
BB
B
B
B
B
B
EieB
EieBin
9.8)028.3
12(25.2)(
3
12
028.31
25.2
1
028.3)2.1(26.0)25.2(160
2
25.216
36
18
182
1.0*1602
)1.0*1602(2
)(
2
1
2
2
En resumen los valores son:
VVmAIkRkR
kRkRkRkRkR
CEQCQEE
LCS
6.3;2;1,0;1.1
9.8;3;4;3;1
21
21
31
R2
Vcc
+
Rc
RE
Vs
-
Rs=50
RL Vo
3
2
1
R1
+hf b*ib
RB
-
voRc
Rs
v s RL
RE
hie
Ejemplo 02.- Diseñar el amplificador EC mostrado para máxima excursión,
10ovA en kRL 1 , VVCC 12 . Los parámetros del transistor son: 200 ,
VVBE 7.0 .Para el análisis considere a los condensadores como cortocircuito
Figura 30 Circuito en emisor común sin capacitor de paso del ejemplo 02
Solución: Consideraremos los capacitares de valor infinito por tanto en el análisis de
alterna se comportan como corto circuito para cualquier frecuencia
De la ecuación de ganancia
EieBS
EieB
Eie
LCov
RhRR
RhR
Rh
RRA
//
////,
Consideramos que: kRR LC 1 y asumiremos que ieE hR , también
asumiremos que SEieB RRhR // lo cual comprobaremos posteriormente.
El circuito equivalente en pequeña señal es:
Figura 31 Circuito equivalente en emisor común del ejemplo 02
Con las consideraciones dadas tenemos que de la ecuación de ganancia se obtiene:
kR
RR
RR
R
RRA E
EE
LC
E
LCov 05.010
5.0////
32
De la ecuación para máxima excursión cdac
CCCQ
RR
VI
, donde
kRRR ECcd 05.105.01 y kRRRR ELCac 55.005.05.0//
Luego mAICQ 5.705.155.0
12
, calculamos, khie 67.0
5.7
25*200
En este punto verificamos lo que hemos supuesto
kkhR ieE 67.01067.005.0*200 Se cumple la condición asumida.
Ahora hacemos que EB RR 1.0 para minimizar la dependencia con respecto a
kRB 105.0*200*1.0 , comprobamos la otra condición asumida
kRkRhR SEieB 05.011067.0//1//
Hallamos la tensión Thevennin:
VRR
IVV EB
CQBEBB 1.105.0200
1*5.77.0
Por ultimo calculamos las resistencias de polarización.
kR 1.1
12
1.11
11 y kR 9.10
1.1
12*12
Ejemplo 03.- Diseñar el amplificador colector común mostrado para que Aoi sea igual a
10 en una 100LR . Datos Vcc=12V, Rs=1k , 60 y VVBE 7.0 ,
Figura 32 Circuito en colector común del ejemplo 03
Liini
R2
Vcc
RE
Vs
RL
Rs
3
2
1
R1
33
Solución:
Consideraremos que kRR LE 1.0
Al no haber especificaciones con respecto a la magnitud de la señal de entrada,
elegimos el punto Q en el centro de la recta de carga de ac. De la ecuación:
cdac
CCCQ
RR
VI
, donde kRRR LEac 05.0// , kRR Ecd 1.0 y VVCC 12
Reemplazando se tiene mAICQ 801.005.0
12
calculamos 5.19
80
26*60ieh
Circuito equivalente en pequeña señal para bajas frecuencias
Figura 33 Circuito equivalente en colector común del ejemplo 03
De la ecuación de ganancia de corriente iA0 a frecuencias centrales (consideramos los
capacitores como cortocircuito)
LEieB
B
LE
E
RRhR
R
RR
RAoi
//
Como 5.19300050*60// ieLE hRR , la ecuación de ganancia queda
como:
32.0
1.0*6010
// B
B
LEB
B
LE
E
R
R
RRR
R
RR
RAoi
kRRRR
RBBB
B
B 5.1303010103
30
hf b*ib
RB
RE
Rs
Vs C2
RL
C1
hieini
bi
Li
34
RE1
RE2
RcC2
R1
+
R2
Vs
Rin
-
Vcc
RL
C1
CE
Rs
Vo
Luego calculamos VVBB 7.101.060
5.1807.0
kR 8.13
12
7.101
5.11 y kR 68.1
7.10
12*5.12
Como hemos seleccionado el punto Q el centro de la recta de carga de ac, la máxima
excursión de la tensión de salida sin considerar la zona de distorsión es:
VRRIv LECQopp 2.705.0*80*8.1//*9.0*2
La potencia disipada en la carga es:
mWR
IP L
CQ
L 8.641.0*8
80*9.0
8
9.0 22
Ejemplo 04.- Diseñar un amplificador Emisor Común para obtener una 100 vA ,
cuando 2 , 2 , 100 , 15 , 0.7 , 100in L S CC BER k R k R V V V V .
Este amplificador requiere una excursión de la tensión de salida de Vvopp 2 . El diseño
debe de hacerse para que el consumo de potencia en el transistor sin señal de entrada sea
mínimo. Determínese el valor de todos los componentes del circuito.
Figura 34 Circuito en emisor común del ejemplo 04
Solución:
Asumiremos que kRR LC 2 , además sabemos que LCampcopp RRiv //*2 max.
35
Como nos piden que el consumo de potencia en el transistor sea mínimo sin señal de
entrada, el punto Q debe de estar por debajo del centro de la recta de carga de a.c.
* 1// ELCac RRRR , Asumiremos que 1// ELC RRR LCac RRR //
* ECcd RRR , Donde 21 EEE RRR
Como mAIIRRIv CQCQLCCQopp 12//222//2
Figura 35 Grafica de rectas de carga de corriente continua y alterna
Consideremos que VVRIVVVV CEQacCQCEQCCCC 121*11313 ''
Como se observa el punto Q está por debajo del centro de la recta de carga de ac
Luego calculamos
kI
RIVVRRR
CQ
CCQCEQCC
EEE 11
2*1121521
Calculamos 1ER , a partir de la ecuación de vA0 . Sabiendo que khie 6.21
26*100
1.2
2
1006.2
110010
//
11 EinS
in
Eie
LCfeov
RRR
R
Rh
RRhA
Q
)(mAiC
)(VvCE
CEQV '
CCV CCV
ac
CCC
R
VI
'
cd
CCC
R
VI
CQI
acac Rm 1
cdcd Rm 1
0 v15
36
93093170691.2
201006.2 211 EEE RRR
Calculamos BR a partir de kRin 2
kR
R
R
R
RRhRR B
B
B
B
BEieBin 53.2
6.7
2.19
6.9
6.9
76.2
76.22// 1
Calculo de la tensión Thevennin BBV de la base
VRIVRI
V ECQBEB
CQ
BB 73.11*17.053.2*100
1*
Luego calculamos 1R y 2R , de las siguientes ecuaciones:
k
V
V
RR
CC
BB
B 86.2
15
73.11
53.2
11 ;
k
V
VRR
BB
CCB 9.21
73.1
15*53.22
PROBLEMAS
P1 Dado el circuito amplificador de la figura, cuyos datos se adjuntan, se pide:
1. Calcule los puntos de polarización de los transistores Q1 y Q2.
2. Calcule los parámetros del modelo físico simplificado (pequeña señal y
frecuencias medias).
3. Obtenga las impedancias de entrada y salida, así como la ganancia en
corriente del circuito para pequeña señal y frecuencias medias.
4. Determine el valor de la corriente a través de la carga, si ésta es de valor
RL=4 .
Datos:
Rb = 100KΩ; Rc = 1KΩ; Re =1KΩ
Vcc = Vee = 10V
=100; |V BE | = 0.5V
|VCEsat |= 0.2V
Ig(t) = Ig·sen(W·t)
Ig=0.5µA.
Figura P1
37
Q2NPN
C1
C
Vo
5K
Q1NPN
+5V
6K
70K
1.5K
C2
10K
-5V
0.2K
Vi1K
Vi
12
Re1+
C
R2
Rs
Re2
4/1
Vo
NPN
C
R1
Vcc
-
Rc
Vo
C2
C4
0.47K
10K
105K
1K
27K0.1K
1K
+15V
1K
Q2Q1Vi
6.8KC3
C1
P2 En el circuito mostrado hallar el punto Q de cada transistor y la ganancia de tensión
total 12521 , VVV BEBE 7.021
Figura P2
P3 Diseñar la etapa amplificadora mostrada para máxima excursión de la tensión de
salida.
VVCC 12
100 vA
10ICOS
80feh
kRs 32
Considere el transformador ideal.
Figura P3
P4 En el circuito mostrado hallar la ganancia de tensión.
β1 = 80, β2 = 100 VEB1 = 0.7v VBE2 = 0.7v VT = 26 mV
Figura P4
38
AMPLIFICADORES EN PEQUEÑA SEÑAL MONOETAPA CON
FET
En base a un FET canal N en configuración fuente o surtidor común con circuito de
autopolarización, se realizará el análisis de la respuesta del dispositivo ante la aplicación
de una señal de c.a.
ANÁLISIS DE LOS AMPLIFICADORES
AMPLIFICADOR FUENTE COMUN CON SC
La figura 36 muestra el circuito amplificador surtidor común con CS.
Figura 36 Amplificador Fuente Común
El modelo híbrido o equivalente híbrido del transistor es un modelo circuital que
combina impedancias y admitancias para describir al dispositivo, de allí el nombre de
híbrido.
El análisis con parámetros híbridos se realiza a partir del equivalente en c.a. del circuito
amplificador el cual es mostrado en los siguientes apartados
Figura 37.Circuito equivalente en ac
iv
1C2C
GR
DR
SR SC
LR
DDV
dsv
gsv
ivGR
DRLR
Li
di
_
_
39
El circuito básico amplificador fuente común con CS se muestra en la figura 38
Figura 38 Circuito básico amplificador fuente común con CS y señales de entrada y
salida
)(tvi Señal que se desea amplificar
)(tvL Señal de salida amplificada
LR Representa la impedancia de entrada de la carga a alimentar
SDS RRR ,, Resistencias del circuito de polarización
DDV Fuente del circuito de polarización
21 CyC Condensadores de acoplo
SC Condensador de desacoplo, de desvío, de paso o de emisor.
Tomando en cuenta que el circuito de polarizaron ubica al transistor en una zona lineal
se aplican las propiedades de linealidad, específicamente el principio de superposición
para analizar el amplificador.
Debemos de considerar para estos casos que las fuentes de tensión se deben de
considerar como corto circuitos y las fuentes de corriente como circuitos abiertos.
Así el análisis se hace por separado para cada tipo de señal:
ANÁLISIS EN C.C.
Para este análisis 0iv y SCyCC 21, actúan como circuito abierto.
iv
1C2C
GR
DR
SR SC
LR
DDV
40
El circuito de polarización, no es, más que el circuito de auto polarización.
Figura 39. Circuito de polarización en c.c.
Las ecuaciones que describen a este circuito son:
La ecuación de auto polarización SDGS RIV (53)
La ecuación de la recta en DC )( DSDDSDD RRIVV (54)
ANÁLISIS EN C.A.
En este caso de análisis 0DDV y SCyCC 21, actúan como corto circuito.
El circuito equivalente del amplificador en CA se muestra en la siguiente figura.
Figura 40 Circuito de polarización en c.a.
dsL vv
)//( LDd RRivds
Esta última ecuación corresponde a la ecuación de salida de c.a.
DDV
GR SR
DR
DI
GSV
_
0GI
dsv
gsv
ivGR
DRLR
Li
di
_
_
41
Por superposición, el voltaje total entre drenador y surtidor, DSv está dado por:
dsDSQDS vVv
Y la corriente total que existe a través del drenador, Di es:
dDQD iIi
Donde los valores de VDSQ e IDQ son los valores obtenidos durante el análisis c.c.
Con las expresiones de DSv e Di total se obtiene la ecuación de recta de carga c.a.
como:
DSQDSdsdsDSQDS VVvvVV
DQDddDQD IIiiII
Sustituyendo los valores de dsv e di en la ecuación de salida de c.a. se tiene:
)//)((
)//)((
LDDQDDSQDS
LDDQDDSQDS
RRIIVV
RRIIVV
(55)
Esta última ecuación es la ecuación de recta de carga c.a.
ANÁLISIS GRÁFICO CON LAS RECTAS DE CARGA D.C. Y A.C.
La intersección de las rectas de carga d.c. y a.c. sobre el eje di vs. dsv Correspondiente a
las curvas de salida del FET, da la ubicación exacta del punto Q. (Figura 41).
Recta de carga d.c.:
DSDDSDD IRRVV )( (56)
El corte de la recta de carga d.c. con los ejes Di vs. dsv de las curvas de salida es:
42
SD
DDDDS
DDDSD
RR
VIVPara
VVIPara
0:
0:
(57)
Recta de carga a.c.:
)//)(( LDDQDDSQDS RRIIVV (58)
Corte con los ejes:
max
max
//0:
)//(0:
DSDQ
LD
DSQ
DDS
DSLDDQDSQDSD
IIRR
VIVPara
VRRIVVIPara
(59)
Los cortes de la recta a.c. con los ejes Di vs. dsv Son valores máximos en el
amplificador puesto que su magnitud depende del valor del punto Q ya determinado en
el análisis c.c. (circuito de polarización).
Figura 41 Punto Q y rectas de carga de ac y dc
UBICACIÓN DEL PUNTO Q PARA MAXIMA EXCURSIÓN DE LA SEÑAL
DE SALIDA
La ubicación del punto Q con respecto a los valores maxDSV y POV determina la
magnitud pico de la señal de salida Lv , dsPLP vv
43
Si el punto Q está más cerca del maxDSV que del POV , entonces:
)//( LDDQPds RRIv (60)
Figura 42 Desplazamiento hacia la región de corte
Si el punto Q está más cerca del POV que del maxDSV , entonces:
PODSQPds VVv (61)
Figura 43. Desplazamiento hacia la región de saturación
44
Lo ideal sería tener máxima señal de salida, lo cual se logra cuando el punto Q está
equidistante del POV y el maxDSV , tal como muestra la figura 44. Cuando esto sucede se
dice que existe máxima excursión u oscilación de la señal de salida del transistor dsv .
Figura 44 Máxima desplazamiento simétrico.
En máxima excursión, PODSQdsP VVv pero también )//( LDDQdsP RRIv , igualando
estas ecuaciones se tiene la ecuación para máxima excursión que permite ubicar el
punto Q de tal manera que la salida del transistor sea máxima.
)//( LDDQPODSQ RRIVV (62)
AMPLIFICADOR SURTIDOR COMÚN SIN SC
La ausencia del condensador SC , provoca una disminución en la señal de salida del
amplificador, Lv , puesto que ahora durante el análisis en c.a. la resistencia SR
permanece en el circuito.
La figura 45 muestra el circuito amplificador fuente común sin SC .
45
Figura 45. Circuito básico amplificador fuente común sin SC
El análisis de este circuito se realiza por separado para cada tipo de señal aplicada, al
igual que para el amplificador emisor común con SC .
ANÁLISIS C.C.
Similar al caso del amplificador fuente común con SC por tanto el análisis de este
circuito ya es conocido.
ANÁLISIS C.A.
Tomando 0DDV y 1C y 2C como corto circuito se tiene el circuito equivalente de la
figura 46.
Figura 46 Circuito equivalente de alterna.
SDSSDDSL vvRivv
)//( LDDL RRiv
Igualando estas dos ecuaciones se tiene:
ivGR
SRDR LR
di Li
Lv
dsv
gsv
__
_
46
SLDDDS
LDDDSDS
RRRiv
RRiiRv
)//(
)//( (63)
Esta última ecuación corresponde a la ecuación de salida de c.a. para el amplificador
surtidor común sin SC , se observa entonces la presencia de la resistencia SR .
El resultado de la superposición indica que
DQDdDSQDSds IIieVVv
La sustitución de estos valores sobre la ecuación de salida de c.a. permite obtener la
ecuación de recta de carga d.c. para el amplificador surtidor común sin SC .
SLDDQDDSQDS
SLDDQDDSQDS
RRRIIVV
RRRIIVV
)//()(
)//()( (64)
MÁXIMA EXCURSIÓN DE SALIDA EN EL AMPLIFICADOR FUENTE
COMÚN
La ecuación para máxima excursión de la señal de salida se obtiene a partir de la
ecuación de recta de carga a.c.
Para un amplificador surtidor común con SC , la ecuación para máxima excursión de la
señal de salida es:
)//( LDDQDSDSm RRIVV (65)
Esta ecuación se obtuvo a partir de
)//()( LDDQDDSQDS RRIIVV (66)
Al quitar el SC , la ecuación de recta de carga a.c. se ve afectada por RS:
SLDDQDDSQDS RRRIIVV )//()( (67)
47
Como esta ecuación determina la ecuación para máxima excursión de la señal de salida,
la ecuación para máxima excursión de la señal de salida en un amplificador surtidor
común sin SC , queda como:
SLDDQPODSQ RRRIVV )//(
Donde:
SLDDQPds RRRIv )//(
Y en vista de que SDSL vvv se tiene para máxima excursión de la señal de salida:
SDQSLDDQL RIvyRRIv )//(
AMPLIFICADOR DE FUENTE COMUN
La sustitución del símbolo del FET por su modelo híbrido durante el análisis en c.a.
permite la obtención de ciertos valores de interés como son: la ganancia de voltaje
)( 0vA , ganancia de corriente )( 0iA , impedancia de entrada )( iZ y la impedancia de
salida )( 0Z . Estos valores dependen de la frecuencia y el símbolo circuital por si solo
no considera este aspecto, de allí la utilidad del modelo híbrido quien si lo considera.
El modelo híbrido del FET en configuración surtidor común se muestra en la figura 47.
Figura 47. Equivalente hibrido del FET
Donde:
gsmvg dsr
gsrg d
s s
gsv dsv
_ _
gi di
48
Resistencia entre compuerta y surtidor
Qd
gs
gsi
vr
Transconductancia
:
Qgs
dm
v
ig
Resistencia de salida entre drenador y surtidor:
Qd
dsds
i
vr
La relación dsmrg se conoce como factor de amplificación de voltaje del FET µ:
gs
dsdsm
v
vrg (68)
Como gsr , el modelo híbrido de la figura 47 se reduce, generando el modelo
híbrido simplificado del FET (Figura 48).
Figura 48 Equivalente hibrido simplificado
El circuito equivalente amplificador surtidor común con CS, con modelo híbrido se
obtiene al sustituir el símbolo del FET en el circuito de la figura 45 por el modelo
híbrido simplificado, tal como se muestra en la figura 49.
49
Figura 49 Circuito equivalente del amplificador de la figura 45
Cálculo de iZ :
La impedancia de entrada iZ se mide como la relación entre el voltaje de entrada y la
corriente de entrada del amplificador, iii ivZ , en el circuito se observa como aquella
impedancia vista por la fuente iv a partir de la línea punteada.
Gi
i
ii RZ
i
vZ (69)
Cálculo de 0Z :
La impedancia de salida 0Z se mide como la relación entre el voltaje de salida y la
corriente de salida del amplificador, 000 ivZ .
Para el cálculo de 0Z en el circuito de la figura 50 se requiere el uso de una fuente de
prueba 0v y la eliminación de la fuente de entrada independiente iv , lo que anula el
voltaje gsv y por tanto a la fuente gsmvg .
Figura 50 Circuito equivalente para el calculo de 0Z
ivGR
gsv
gsmvg dsr DRLR
Lv
diLi
inZ 0Z
ii
dsrDR
0v
50
00
0
0
ivD
DS
i
v
i
vZ (70)
Del circuito de la figura 50 se tiene que Dds RrZ //0 , la cual es la impedancia vista
desde los terminales de salida del circuito.
Cálculo de vA0 :
La ganancia de voltaje del amplificador es la relación entre el voltaje de salida 0v y el
voltaje de entrada iv .
iLv vvA 0 (71)
)////( LDdsgsmL RRrvgv
gsi vv
)////( LDdsmov RRrgA (72)
El valor de vA0 negativo indica la existencia de un cambio de fase de 180º entre la señal
de salida y la señal de entrada del amplificador surtidor común.
Cálculo de iA0 :
La ganancia de corriente del amplificador es la relación entre la corriente de salida Li y
la corriente de entrada ii .
iLi iiA 0 (73)
Del circuito de salida del circuito equivalente hibrido del amplificador, se obtiene
LDds
DdsgsmL
RRr
Rrvgi
)//(
)//( (74)
Del circuito de entrada del circuito equivalente hibrido del amplificador, se obtiene
G
gs
G
ii
R
v
R
vi (75)
Reemplazando (74) y (75) en (73) obtenemos
51
LDds
GDdsmi
RRr
RRrgA
)//()//(0 (76)
La cual es la ecuación de la ganancia de corriente, el signo negativo en este caso no
indica inversión de fase es debido al sentido arbitrario de corriente asignado.
L
G
LDds
LDdsmi
R
R
RRr
RRrgA
)//(
)//(0 (77)
Teniendo en cuenta la ganancia de tensión )( 0vA , la impedancia de entrada )( iZ y la
impedancia de salida )( 0Z , podemos representar la ganancia de corriente mediante las
siguientes ecuaciones.
i
ii
L
LL
Z
vi
R
vi ;
L
i
i
L
i
i
L
L
i
Li
R
Z
v
v
Zv
Rv
i
iA 0
L
i
i
L
R
ZAvAiAv
v
v (78)
ANÁLISIS DEL AMPLIFICADOR SURTIDOR COMÚN SIN CS
El circuito amplificador surtidor común sin CS se muestra en la figura 51.
Figura 51. Amplificador fuente común sin condensador de desacoplo
La sustitución del circuito equivalente del FET en el circuito de la figura 51 por el
modelo híbrido simplificado resulta en el circuito de la figura 52.
52
Figura 52 Circuito equivalente en pequeña señal
Convirtiendo la fuente de corriente en una fuente de tensión, el circuito se transforma en
el circuito de la figura 53.
Figura 53. Circuito equivalente modificado
sggsdsm vvvyrg
Estas últimas ecuaciones permiten redibujar el circuito como: (Figura 54)
Figura 54 Circuito equivalente modificado con fuentes de tensión dependientes.
0Z
iv
GR
SR
gsmvg dsrDR LR
Lvg
s
d
iZ
ii Lidi
_gsv
Lviv
GR dsgsm rvg
dsr
SR
DR LR
iZ0Z
ii di Li
gsv
_
g
s
d
gv sv
iv
GR SR
dsr
g s d
DRLR
Lv
ii
Zi
0Z
diLi
53
Teniendo en cuenta que Sds Riv , lo que indica que la caída dada por la fuente sv
puede representarse por una resistencia de valor SR a través de la cual circule di , con
lo que el circuito anterior se transforma en el circuito de la figura 55.
Figura 55 Circuito equivalente simplificado.
Cálculo de iZ :
La impedancia de entrada iZ se mide como la relación entre el voltaje de entrada y la
corriente de entrada del amplificador, iii ivZ ,en el circuito se observa como aquella
impedancia vista por la fuente iv a partir de la línea punteada.
Gi
i
ii RZ
i
vZ
Cálculo de 0Z :
La impedancia de salida 0Z se mide como la relación entre el voltaje de salida y la
corriente de salida del amplificador, 000 ivZ . Para el cálculo de 0Z en el circuito de
la figura 55 se requiere el uso de una fuente de prueba 0v y la eliminación de la fuente
de entrada independiente iv , con lo que 0Sv y se obtiene el circuito de la figura 56:
Figura 56 Circuito equivalente para el cálculo de 0Z
svsR)1(
dsrGR DR
LR
ivLv
g d
iZ 0Z
ii di Li
dsr
SR)1(
DRLR
0Z
54
SdsD RrRZ )1(//0 (79)
Cálculo de vA0 :
La ganancia de voltaje del amplificador es la relación entre el voltaje de salida Lv y el
voltaje de entrada iv ,
i
Lv
v
vA 0
Por un divisor de tensión el circuito de salida de la figura 21 se tiene:
SdsD
Dg
LRrR
Rvv
)1(
gi vv
SdsD
D
RrR
RAv
)1(
(80)
Cálculo de iA0 :
La ganancia de corriente del amplificador es la relación entre la corriente de salida Li y
la corriente de entrada ii , iLi iiA 0 .
i
ii
L
LL
Z
vi
R
vi ;
L
i
i
L
i
i
L
L
i
L
R
Z
v
v
Zv
Rv
i
iAi
L
i
i
L
R
ZAvAiAv
v
v
Podemos determinar la ganancia de corriente iA0 , de manera similar que para el caso
del amplificador con capacitor de paso de fuente, lo cual se deja para que lo desarrolle
el lector.
La ganancia de corriente será un valor negativo, puesto que vA0 es negativo pero esto es
debido a la selección arbitraria del sentido de la corriente de salida.
55
PROCEDIMIENTO DE ANALISIS EN FUENTE COMÚN
Figura 57. Amplificador en configuración en Fuente Común
Para el circuito de la figura 57, sabiendo que la 0Gi , para los FET, se tiene una
ecuación para determinar la recta de autopolarización en el circuito compuerta fuente
para la polarización D.C:
0 SDGSGG RIVRIS
GSD
R
VI , es la llamada recta de autopolarización (81)
Luego se procede a obtener DSQDQ VyI , lo cual se puede hacer de una manera gráfica o
matemáticamente, aquí se realizara de las dos maneras para observar la aproximación
del método gráfico (el cual es más corto) al matemático. Esto se explicara a través de un
ejemplo:
Ejemplo 01.- Hallar DSQDQ VyI y mg , si mAI DSS 6 , VVP 6 , VVDD 18 , kRI 1 ,
MRG 1 , kRS 2.1 , kRD 3 , kRL 9.3 y krds 100 :
Partiendo de la ecuación (81),
si 00 DGS IV y
si mAK
VIVV DGS 5
2.1
66
,
56
lo cual genera una recta que comienza en el origen y termina en el punto donde
intercepta VVGS 6 e mAI D 5 . Después se traza una curva que va desde el voltaje
de estricción )6( VVP , hasta la corriente de saturación Drain-Source )5( mAI DSS ,
llamada curva de transferencia y las coordenadas del punto donde corte la recta y la
curva de transferencia, generan a DSQDQ VyI (figura 58):
Figura 58. Método gráfico para hallar punto Q.
La figura 58 da como resultado aproximado a mAIDQ 2 y VVGSQ 4.2 VG, ahora se
compararan estos resultados con los que se van ha obtener matemáticamente:
De la ecuación siguiente
2
1
Vp
v
I
i GS
DSS
D
y reemplazando SDGS RIV en la ecuación, se tiene:
2
*1
Vp
RsiIi D
DSSD
57
Como se puede observar queda una ecuación cuadrática en función de Di , la cual
arrojara dos valores, de los cuales se escoge el más coherente debido a que Di no puede
ser mayor que DSSI ; por lo que mAIDQ 06.2 y VVGSQ 47.2 debido a la ecuación ().
Por lo tanto los valores dados gráficamente son muy aproximados a los obtenidos
matemáticamente.
Ahora para hallar mg , se utiliza la ecuación siguiente, por lo que:
mS 2.16
4.21
6
6*2
v
mAgm
Ahora se hallara el equivalente de este circuito en A.C:
Figura 59. Equivalente A.C
Como se sabe los condensadores de paso y el de desacoplo de fuente son corto circuito
en A.C, por lo que el circuito queda como el de la figura 59.
Ahora se procede a hallar los parámetros para esta configuración como lo son: iZ 0Z ,
vA0 , iA0 .
Calculo de iZ
)(
),(
,
RgRZ
RgRiV
i
VZ
Gi
Gii
i
ii
ivGR
gsv
gsmvg dsr DRLR
Lv
diLi
inZ 0Z
ii
58
ya que iR es muy pequeño comparado con GR se tiene que
MZ i 1
Calculo de la ganancia de tensión vA0 .
Utilizamos la ecuación (72) y reemplazamos los valores
y como gsi vv , se tiene que:
2)9.3//3//100(*2.1
)////(*
)////(*
,
,
KKKmSA
RRrgVi
VoA
RRrVgVo
R
Vo
R
VoVg
r
Vo
iiVgi
V
LDDSmV
LDDSim
LD
im
DS
LDGSmx
Calculo de la ganancia de corriente iA0
Utilizamos la ecuación (76) y reemplazamos los valores
513)//(
)//(0
LDds
GDdsmi
RRr
RRrgA
Recuérdese que el signo no indica inversión ya que es debido al sentido asignada a la
corriente a la salida del amplificador.
Calculo de la impedancia de salida 0Z
00
0
0
Vii
VZ
)////(
0 que yay
0
00
0000
0
DSLD
DSLD
iGS
GSmXLD
rRRi
VZ
r
V
R
V
R
Vi
VV
Vgiiii
Reemplazando valores de los componentes se obtiene el valor de impedancia de salida
16670Z
59
PROBLEMAS
P1 En circuito amplificador mostrado en la figura P9.1 calcular: DSG RyRR ,
Datos: VVmAI PDSS 4,10 , punto Q en VVmAI DSQDQ 6,2
Figura PP1
P2 En el circuito mostrado en la figura P2 calcular el punto de trabajo, la ganancia
de tensión vA0 y la ganancia de corriente iA0 a frecuencias centrales
Figura P2
P3 En el circuito amplificador mostrado en la figura P3, hallar:
a) La ganancia de tensión vA0
b) La ganancia de corriente iA0
c) La impedancia de entrada iZ
d) La impedancia de salida 0Z
Considere los capacitores en corto circuito para el análisis en alterna
GR
DR
SR
DSQV
_DDV
1R
k27
2R
k120
DR
k1
SR
k2.2
DDV
V12
mAIDSS 10
VVP 4iv
0v
60
270k
C
150k
0.1K
C
C
10KFET N
+12V
0.11k
Vi
0.5K
Vo
Figura P3
P4 Aplicar el método grafico para hallar el punto de polarización y calcule la
ganancia de tensión.
IDSS = 20mA
Vp = -6V
Figura P4
AMPLIFICADORES MULTIETAPA
Cuando nos referimos a un amplificador, estamos hablando de un circuito capaz de
procesar las señales de acuerdo a la naturaleza de la aplicación.
El amplificador sabrá extraer información de toda señal que permita mantener o mejorar
las características del sensor o transductor utilizado para nuestra aplicación.
GR
k30
1SR
100
2SR
300 SC
0C
DR
k10
VVDD 20
LR
k67.2
ivLv
mAIDSS 2
VVP 2
krds 100
61
Un criterio universal al plantearse el diseño de un amplificador, consiste en seleccionar
la primera etapa de este como un pre-amplificador, como un amplificador que permita
preparar adecuadamente la fuente de señal para ser posteriormente procesada y
amplificada.
Una segunda etapa consistiría netamente en obtener amplificación de las variables
involucradas. En muchos casos y con el fin de evitar niveles de saturación se reserva
más de una etapa para esta tarea, por lo general la etapa final será exclusivamente una
etapa de potencia. El acoplo entre las etapas básicas puede ser realizado básicamente de
dos maneras: directamente y a través de un condensador. El primero exige estudiar
conjuntamente la polarización de cada una de las etapas lo que complica su análisis en
continua.
El acoplo a través de un condensador aísla en DC las etapas básicas a costa de introducir
una frecuencia de corte inferior. Este último acoplo solo es usado en aquellos
amplificadores realizados con componentes discretos.
TIPOS DE ACOPLAMIENTO
En cuanto al dispositivo que utilicemos para interconectar las etapas, nos permitirá
definir el tipo de acoplamiento a utilizar. Los dispositivos usuales de acoplamiento son
cable, condensador y transformador.
Figura 60 Diagrama que muestra los tipos de acoplamientos en los amplificadores
multietapas
ACOPLAMIENTO DIRECTO
Consiste básicamente en interconectar directamente cada etapa mediante un cable.
Presenta buena respuesta a baja frecuencia. Típicamente se utilizan para interconectar
etapas de emisor común con otras de seguidor emisor. Ejemplo:
62
Figura 61 Circuito que muestra acoplamiento directo entre etapas
La primera etapa se diseña según los criterios ya vistos, conocemos el punto de
operación para cada una de las variables del circuito. Para diseñar la segunda etapa se
debe considerar:
Figura 62 Circuito equivalente para el análisis en c.c de la segunda etapa
Lo cual determina la corriente de polarización de base
ACOPLAMIENTO CAPACITIVO
Permite desacoplar los efectos de polarización entre las etapas. Permite dar una mayor
libertad al diseño, pues la polarización de una etapa no afectara a la otra. En AC
tenemos:
1
01
0
02
2
12
221
2221
222
2
2212
E
BECCCCB
BEBECCCC
BCEBECCCC
BCE
CB
EEbeCBCCC
R
VIRVI
IRVIRV
IIRVIRV
III
II
IRVIIRV
Q1
3
1
2
Q2
3
1
2
BBV
BR
1ER
CR
CCV 2ER
CCV1CI
2BI
2EIBEV
BEV
63
i
i
iin
n
i
vV
V
V
V
V
V
V
VA 1
1
0100
0 .... (10.1)
AMPLIFICADORES MULTIETAPAS
AMPLIFICADOR DARLINTONG
Corresponde a dos etapas seguidor emisor. Presenta alta impedancia de entrada, además
produce un efecto multiplicativo sobre la corriente de emisor de la etapa final.
Figura 63 Amplificador Darlington
Sea el siguiente circuito y su equivalente en continua el circuito debajo:
Figura 64 Amplificador básico con par Darlington
Figura 65 Circuito para el análisis en continua
1CEV
BEV
BEV2CEV
1BI1CI
2BI
2CI
Q15
FMMTA14/SOT
1
2
3
CCV
3
2
1
iv
0v
BR
ER
CCV
3
2
1
CCV
1BI1CI
2CI
2BI
1CEV
2CEV
64
221
1
2221
22222
11211
221
11
2
012
1
1
0
EB
BECCB
BEBEBBCC
BBCE
BBCB
EEBEBEBBCC
RR
VVI
IRVIRV
IIII
IIII
IRVVIRV
AMPLIFICADORES EN CASCADA
Esta configuración se realiza estos con el propósito de lograr características que no se
pueden obtener con el empleo de un solo amplificador principalmente con respecto a la
ganancia de tensión o de corriente.
Figura 66 Amplificador en cascada
Su circuito equivalente en alterna sería:
Figura 67 Circuito equivalente en ac, del amplificador en cascada
65
El circuito equivalente de señal pequeña es:
Figura 68 Circuito equivalente hibrido del amplificador en cascada.
Se puede observarse que las impedancias de entrada y salida son:
Gi RZ y Co RZ
Mientras que la ganancia de voltaje S
Lv
v
vA 0 puede calcularse:
i
gs
gs
ds
ds
be
be
ce
ce
L
i
Lv
v
v
v
v
v
v
v
v
v
v
v
vA 0
1ce
L
v
v; 1
ds
be
v
v
ie
LC
fe
be
ce
h
RRh
v
v ; ieBDdsm
gs
ds hRRrgv
v
Gi
G
i
gs
Rr
R
v
v
Gi
GieBDds
ie
LC
mfe
i
Lov
Rr
RhRRr
h
RRgh
v
vA
La ganancia de corriente puede calcularse:
L
Gi
i
L
Gi
i
L
L
i
Li
R
Rr
V
V
Rr
V
R
V
i
iA
0
L
GiV
i
Li
R
RrA
i
iA
0
Puede observarse que iA0 depende de vA0
66
Calculo deiA0 mediante una ecuación que sea independiente de vA0
i
gs
gs
b
b
L
i
Li
i
i
i
i
i
i
i
iA 0
fe
LC
C
i
L hRR
R
i
i
m
ieBDds
BDds
gs
b ghRRr
RRr
v
i
G
i
gsR
i
v
G
ieBDds
BDds
mfe
LC
C
i
Li R
hRRr
RRrgh
RR
R
i
iA
0
AMPLIFICADOR CASCODE
El amplificador cascode es un amplificador que mejora algunas características del
amplificador de base común. El amplificador base común es la mejor opción en
aplicaciones de altas frecuencias, sin embargo se desventaja es su muy baja impedancia
de entrada. El amplificador cascode se encarga de aumentar la impedancia de entrada
pero manteniendo sobre todo la gran utilidad que la configuración base común. Para
conseguir este propósito el amplificador cascode tiene una entrada emisor común y una
salida de base común a esta combinación de etapas se le conoce como configuración
cascode. La siguiente figura muestra esta configuración:
Figura 69 Amplificador Cascode
67
Figura 70 Circuito Equivalente de pa ra el anales de corriente continua.
Donde hacemos las siguientes consideraciones
21
22
21
11
CE
CE
EC
CE
ii
ii
ii
ii
(10.2)
Recta de carga, se obtiene de manera análoga que para los circuitos monoetapas
EC
ECCC
C
ECCECCC
CECECECCC
RR
VVi
ViRRV
VViRRV
12
1
121
211
Con la intención de facilitar el análisis, despreciamos las corrientes de base de cada
transistor: Por tanto la rama de los resistores de polarización estarían en serie y bajo
estas circunstancias:
E
BEBE
CCB
R
VVI
VRRR
RV
11
321
11
68
Circuito equivalente en AC
Figura 71 Circuito equivalente en ac del amplificador cascode
Donde
12 RRRB
El circuito equivalente de señal pequeña quedaría:
Figura 72 El circuito equivalente de señal pequeña
El calculo de iZ , 0Z , se obtiene directamente:
C
ieBi
RZ
hRZ
0
// (10.3)
Para calcular vA0 y iA0 se hacemos los siguientes:
69
(10.4)
Donde:
ieB
B
s
b
fe
b
e
fb
LC
C
e
L
hR
R
i
i
hi
i
hRR
R
i
i
1
1
2
2
ieB
Bfbfe
LC
Ci
hR
Rhh
RR
RA
0 (10.5)
Ejemplo
Calcule la ganancia de voltaje, voltaje de salida, impedancia de entrada e impedancia de
salida para el amplificador BJT en cascada de la figura 10.14. Calcule el voltaje de
salida resultante si se conecta a una carga de 10k a la salida.
Figura 73 Amplificador en cascada con BJT
El análisis de polarización de DC da por resultado.
mAIVVVVVV ECEB 0.4;11;0.4;7.4
En el punto de polarización.
70
5.60.4
2626
E
eI
r
La ganancia de voltaje de la etapa 1 es por tanto.
3.1025.6
2.66510
vA
Mientras que la ganancia de voltaje de la etapa 2 es:
46.3385.6
2.220
K
r
RA
e
Cv
Para una ganancia de total de:
624.34)46.338)(3.102(20100 vvv AAA
El voltaje de salida es:
VuVVAV ivo 866.0)25)(624.34(
La impedancia de entrada del amplificador es: 6.953iZ
Mientras que la impedancia de salida del amplificador es: KRZ Co 2.2
En una carga de 10K a la salida del amplificador, el voltaje a través de la carga es:
VVkk
kV
RZ
RV o
Lo
LL 71.0)866.0(
102.2
10
Ejemplo.- Para el amplificador en cascada de la figura 10.15, utilice la polarización de
calculada en el ejemplo anterior, para calcular la impedancia de entrada, impedancia de
salida, ganancia de voltaje y el voltaje de salida resultante.
Figura 74 Amplificador en cascada con JFET y BJT
Debido a que iR (etapa 2)=953.6 , la ganancia de la etapa 1 (cuando se encuentra
cargada por la etapa 2) es:
71
77.1
)2(//
10
10
v
iDmv
A
etapaRRgA
Del ejemplo anterior, la ganancia de voltaje de la tapa 2 es 46.33820 vA . La ganancia
de voltaje total es entonces:
)46.338)(77.1(20100 vvv AAA
El voltaje de salida es:
VmVVAV ivo 6.0)1)(1.599(
La impedancia de entrada del amplificador será la de la capa 1.
MZ i 3.3
Mientras que la impedancia de salida será la de la etapa 2.
KRZ Do 2.2
Ejemplo Calcule la ganancia de voltaje para el amplificador cascode de la figura 10.16.
Figura 75 Amplificador cascode
El análisis de polarización de DC mediante los procedimientos ya estudiados, da por
resultado:
mAIIVVVV CCBB 8.3;8.10;9.4 2121
72
C
C
+12V
PNP
20K
-12V
6K
0.2K
10KVi
12K
NPN
0.1K3K
3K
3K
C
0.1K
Vo
NPN
3K
C
C
1K
C14
C
Vi
100K
9K
PNP
Vo
FET N
1K1M
10K
VDD
La resistencia dinámica de cada transistor es entonces:
8.68.3
2626
E
eI
r
La ganancia de voltaje de la etapa 1 (emisor común) es aproximadamente:
110 e
e
e
Cv
r
r
r
RA
La ganancia de voltaje de la etapa 2 (base común) es:
2658.6
8.120
k
r
RA
e
Cv
Lo que da por resultado una ganancia total del amplificador cascote de:
265)265)(1(20100 vvv AAA
PROBLEMAS
P1 En el circuito mostrado en la figura P10.1, calcular la ganancia de tensión, β =
100, VBE = VEB =0.7V, VT = 26 mV para todos los transistores.
Figura P1
P2 En el circuito mostrado en la figura P2, calcular la ganancia de tensión. gm1 =
4mS, β = 100. khie 1 .
Figura P2
73
Ri
1M
0.1K
NPN
1K8K
60K
20K100K
Vi
0.4K
-40V
20K0.1K
FET P
8K
1.75M
1M
Vo
P3 En el circuito mostrado en la figura P10.3, hallar el punto Q de cada transistor, el
valor de 0V y de 0I en la salida. IDSS = -5mA, Vp = 5V, β = 100, VBE = 0.7V. VT = 26
mV, Vi = 10 mVpp, kRi 10
Figura P3